sehr seltsames Problem Hilfe benötigen, pls

L

lhlbluesky

Guest
Ich habe eine SH (sample-holde)-Schaltung entwickelt, wie das Bild zeigt (Abb.1). es consisits von vier TG und zwei Buffer, IN ist ein sich änderndes Signal, erstens, S1 eingeschaltet ist, und IN ist in C1 gespeichert (gerade angerufen IN1), dann, S2 eingeschaltet ist, IN (geändert hat), ist in C2 gespeichert (IN2 ). nach einer Weile, S3, S4 zur gleichen Zeit, Anzeige der Differenz von IN1 und IN2 (Abb.2). das heißt, S3 und S4 das gleiche Signal. ursprünglich, ich benutze S3 und S4 für verschiedene Ports in Layout, und ich füge hinzu stimilus in den vier Häfen, natürlich haben S3 und S4 der gleichen stimilus, S3-und S4-haben die gleichen stimilus, und die Simulation Ergebnis ist ok ( 12 Bit Auflösung). während ich auf S3 und S4, S3-und S4-together gesondert in Layout, eine Verbindung herstellen möchten, so dass nur zwei Ports benötigt. jedoch, wenn erneut die Simulation, ist das Ergebnis sehr schlecht, sehr unterschiedliche, nur 8 Bit Auflösung. Ich bin mir sicher, dass ich nur verbinden sie zusammen in das Layout mit einem kurzen Draht (fig3), sonst nichts. aber warum? Warum die Resolution haben eine so große Reduktion? i cheched mein Layout, mit Ausnahme der beiden Anschlussleitung, hat keine andere Änderung vorgenommen. aber die Simulation Ergebnis ist sehr seltsam, kann jemand mir helfen? bedankt sich bei allen.
 
in fig3, fügte nur zwei stimilus, eine für S3 (S4), eine für S3-(S4-). Ich brauche deine Hilfe, danke. [Size = 2] [color = # 999999] Hinzugefügt nach 16 Minuten: [/color] [/size] und nach i verbinden S3 und S4, S3 und S4-, zeigt die Simulation, so dass die Auflösung Rückgang bei den Starts Knoten nach dem ersten Schalter (das heißt, das positive Ende des Puffers), aber ich habe nicht, dass ein Teil verändert, ich habe nur hinzugefügt die beiden kurzen Draht als fig3 zeigt. es ist sehr seltsam, warum?
 
Warum sind S3/S4 nicht zeitversetzt das gleiche wie S1/S2? Sind Sie respektieren die Slew / Einschwingzeit für die Verstärker benötigt, um die Eingabe zu verfolgen? Schauen Sie sich die inneren Knoten, der Verstärker + und - Eingängen, und sehen, ob sie vollständig, bevor der nächste Schalter Rand angesiedelt sind. Vielleicht haben Sie einfach zu viel Belastung hinzugefügt für was auch immer das IN Quellimpedanz ist, oder vielleicht OUT2 braucht nur mehr Zeit, als Sie gegeben haben (wenn OUT1 gut ist, aber OUT2 nicht). Diese müssen nicht wie CAD Schaltpläne schauen, so dass Sie vielleicht auch für einige Tippfehler Blick in die Netzliste sicherzustellen, dass keine Kurzschlüsse Knoten und verdoppelt Kapazitäten, oder so. Auch die Erforschung der Zwischenknoten könnte zeigen dies (sie sollten zeitlich verschieden, wenn nicht, dann bekommen in der Nähe der Suche nach einem hookup Fehler Ich wette, du).
 
nach meiner Systemanforderungen, S3/S4 nicht zeitversetzt. Neben der Verstärker + und - Eingänge sind voll, bevor der nächste Schalter Rand angesiedelt, und die Auflösung Rückgang beginnt am Knoten nach dem ersten Schalter (das heißt, das positive Ende des Puffers), aber ich habe nicht, dass ein Teil geändert. sehr seltsam, warum?
 
[Quote = lhlbluesky] was ist der Grund? [/Quote] Über Ihren S3, S4 schaltet die Sie erstellen ein Kurzschluss zwischen 2 eher gering-resistive Puffer-Ausgänge. Unter der Annahme, insgesamt Symmetrie, würden Sie das Zentrum Wert zwischen 2 Ausgänge. Insgesamt Symmetrie ist aber völlig illusorisch, so erhalten Sie einen beliebigen Wert dazwischen.
 
hallo, erikl, ich verstehe nicht, was Sie gesagt haben, können Sie sprechen es noch deutlicher? Dank.
 
dick_freebird [/i] angegeben. Und überprüfen Sie Ihre S1, S2 Schaltsignale, wenn es (mehr) cross-talk von S3, S4, wenn beide Paare kurzgeschlossen sind. Sind beide Eingänge + der Puffer zu gleichen Teilen von der Auflösung Abbau betroffen sind, oder anders? Wenn anders, könnten verschiedene cross-talk der Grund sein. Möchten stärkere Ansteuerung von S1, S2 etwas ändern? Keine Ideen, derzeit, sorry!
 

Welcome to EDABoard.com

Sponsor

Back
Top