L
lucky
Guest
hallo ich mache Bildverarbeitung auf FPGAs. Ich habe VHDL-Code für UART geschrieben und dies ist, wie ich die Eingabe meiner Pixel gehen. Dieser Code funktioniert. Weiter möchte ich Pixel in DDRSDRAM dafür bin der Planung bis zur EDK verwenden, weil das Schreiben Hardware-Schnittstelle wahrscheinlich eine lange Zeit bin Laden. Ich mache alle Bildverarbeitungs-Algorithmen in VHDL Mein Problem ist, ich bin neu in EDK Ich weiß nicht, wie man zwischen ISE und EDK-Schnittstelle, wie kann ich den Zugriff (Lesen) Daten und wie man in sie zu schreiben. Ich habe Embedded-Prozessor von New Quelle der ISE-Projekt und erstellt Hardware-Anforderungen verwendet Hilfe BSB ... Dadurch entstand ein VHDL-Instanziierung, die ich in den Top-Modul von meinem Design verwendet Dies ist der richtige Weg? was soll ich als nächstes tun? Ich bin mit Virtex 4 FPGA und mit ISE und EDK Version 11.1, weiß ich nicht, wo er nach Angaben schauen Also bitte helft mir dabei. Ich danke Ihnen allen im Voraus