Protel99SE

[Christoph]

Hallo!

Hat irgendjemand eine ahnung wo ich einstellen kann, dass protel99se
beim autorouting keine durchkontaktierungen an bauteilen durchführt?
vias können schon sein, aber eben nicht an den pads von bauteilen.

ist das am footprint zum einstellen oder bei irgendwelchen design
rules?

vielen dank im vorraus!!

 

[Martin Laabs]

Hallo,

Christoph <graf_christoph@gmx.at> wrote:

Hat irgendjemand eine ahnung wo ich einstellen kann, dass protel99se
beim autorouting keine durchkontaktierungen an bauteilen durchführt?
vias können schon sein, aber eben nicht an den pads von bauteilen.

Ich kann dir leider nicht helfen. Aber es würde mich interessieren
warum du eine solche Funktion brauchst.
Denn bei der chem. Durchkontaktierung kann man ja auch die Bauteilanschliuss-
löcher mit durchkontaktieren.

Tschüss
Martin L.

 

[Christian Müller]

"Martin Laabs" <98malaab@gmx.de> schrieb im Newsbeitrag
news:44f9beF1u6qeU1@news.dfncis.de...

Hallo,

Christoph <graf_christoph@gmx.at> wrote:

Hat irgendjemand eine ahnung wo ich einstellen kann, dass protel99se
beim autorouting keine durchkontaktierungen an bauteilen durchführt?
vias können schon sein, aber eben nicht an den pads von bauteilen.

Ich kann dir leider nicht helfen. Aber es würde mich interessieren
warum du eine solche Funktion brauchst.
Denn bei der chem. Durchkontaktierung kann man ja auch die
Bauteilanschliuss-
löcher mit durchkontaktieren.

Vielleicht macht er die Platinen selbst. Ich hatte nähmlich dasselbe Problem
kürzlich auch, damit ich nicht unter PLCC-Fassungen, doppelreihige
Pfostenstecker u.ä. löten muss. Bei EAGLE geht's allerdings einfach, mit
einem Restrict-Layer...

Tschüss
Martin L.

Gruss Chregu

 

[Christoph]

hey!
grüß euch... ja genau so ist es. ich mag den print selber...(vorerst)
und zb bei ic oder klemmen oder solchen bauteilen hab ich genau dieses
unangenehme problem...
wie war das? bei eagle haut das hin? restrict layer? - bedeutet das,
dass der autorouter dort gar keine leiterbahnen legt oder nur keine
vias setzt?

das kanns ja ned sein, protel um etliche tausend euro kann das nicht
und die freeware schon? andererseits... wer macht mit protel den print
und lötet anschließend selbst...

lg christoph

 

[Christian Müller]

"Christoph" <graf_christoph@gmx.at> schrieb im Newsbeitrag
news:1138955180.634691.294840@g47g2000cwa.googlegroups.com...

hey!
grüß euch... ja genau so ist es. ich mag den print selber...(vorerst)
und zb bei ic oder klemmen oder solchen bauteilen hab ich genau dieses
unangenehme problem...
wie war das? bei eagle haut das hin? restrict layer? - bedeutet das,
dass der autorouter dort gar keine leiterbahnen legt oder nur keine
vias setzt?

Ich habe einfach in dem Bereich ein tRestrict Rechteck gemacht, dann machts
dort keine Leiterbahnen auf der Oberseite, also auch keine Vias.

das kanns ja ned sein, protel um etliche tausend euro kann das nicht
und die freeware schon? andererseits... wer macht mit protel den print
und lötet anschließend selbst...

Protel kenn ich leider nicht...

lg christoph

Gruss Chregu

 

[Christoph]

alles klar, danke - mitn eagle funktioniert das recht sauber und
einfach. wenn man sich an die unterschiedlichen eingabe und
bearbeitungsfunktionen gewöhnt hat.

dennoch würde ich gerne wissen ob jemand eine ahnung wegen dem protel
hat....

lg christoph

 

[Gerhard Hoffmann]

On 6 Feb 2006 01:06:33 -0800, "Christoph" <graf_christoph@gmx.at> wrote:

alles klar, danke - mitn eagle funktioniert das recht sauber und
einfach. wenn man sich an die unterschiedlichen eingabe und
bearbeitungsfunktionen gewöhnt hat.

dennoch würde ich gerne wissen ob jemand eine ahnung wegen dem protel
hat....

Ich hab's schon länger nicht mehr benutzt, aber wenn man vermeiden
will, dass die Pads oben angeschlossen werden, kann man allemal eine
Linie auf der Oberseite malen die zum Netz RührMichNichtAn gehört.
Da dürfte der Autorouter kaum durchkommen.
Nach Gebrauch wegwerfen.

Es müsste auch möglich sein, eine neue Lage mit einer Sperrfläche
einzuführen und dann über DesignRules/ClearanceConstraint die
Objekte A und B entsprechend definieren: Objekt auf layer RMNA_1
gegen routing auf layer 1, 10 mil minimum oder so.

Wenn das erst mal geht, kann man den Effekt auch in den Padstack einbauen.
Es gibt dann z.B. ein normales DIL8 wenn man's fertigen lässt
und zum Selberknauben ein FAT_DIL8 mit 80 mil großen Fußstapfen,
RührMichNichtAn-Effekt für oben und einem 16 Mil-Loch zum Zentrieren des Bohrers,
was die Platinenfirmen eher nicht mögen.

YMMV. Es soll eine lebendige user group geben. Der Name des Gurus der Gruppe
hatte einen arabischen touch, wenn ich mich recht erinnere.

Du musst Dir das in sci.electronics.cad oder sci.electronics.design ergoogeln.
Wenn sonst alles fehlschlägt, RTFM.

Gruß, Gerhard