PROM Programmierung Problem

[Navya]

Wir haben die Prüfung in Xilinx ISE mit XC3S1500 mit dem PCI-Kern, haben wir geändert
In diesem "Insgesamt entspricht Tor count =
747282 für Design" und "Additional JTAG gate count für IOBs = 4176". Wenn es sich um die Gesamtzahl der Tore, die von unseren Code, dann wird XC3s400 ausreichen, um dieser Code?

 

[bis_]

Einfache Zählung Tor ist nur für die Abschätzung der Möglichkeiten.Aber XC3s400 hat Tor Index 400K, Ihr Design erfordert über 750k Tore.Es ist sehr klein oder keine Chance für die Umsetzung in XC3s400.(Denken Sie daran, über die Unterschiede im Geräte-Paket / pin-count-Optionen zwischen Geräten, schauen Sie sich DS099 Dokument), aber es ist sehr einfach zu testen.Ändern Sie das Gerät in Ihr Projekt und versuchen, sie passen.

bis

 

[Navya]

Hi bis,
Ich möchte klarstellen, dass Schluss ist falsch ur den gleichen Code heruntergeladen werden kann, um FPGA mit 400 Toren.Wir waren erfolgreich in die gleiche Bit-Download-Datei.Die Summe entspricht gate count in keinem Zusammenhang mit der IP-Core, es variiert werden ..

 

[bansalr]

Wie mein Verständnis Equivalent Gate count beläuft sich auf insgesamt Tor zählen Logic Speicher.

1500 Geräte haben 1500K equivalnet Tor als Logik in CLB und Speicher wird extra berechnet.ur, dass
ist der Grund, warum der Lage an der Gestaltung in 400.

Vergleich über
die Nutzung FPGA LUT und Bram Nutzung für den Anbau nicht Logik zählen.Das bedeutet eine vorläufige Zahl für ASIC-Äquivalent.