Probleme mit Uhr Synthetisierung in VHDL

[NoHa111]

bitte alle, frage ich mich, wenn die Synthese nicht unterstützt Uhr Aussagen, die ich auf einer Zustandsmaschine, dass der Staat auf beiden Rand einer Uhr Änderungen arbeite ich bei der Synthese, die geben mir immer diesen Fehler: nicht unterstützte Clock Aussage bitte i need your Hilfe dringend thanks a lot im Voraus

 

[NoHa111]

bitte ich brauche Eure Hilfe so schnell wie möglich

 

[issaiass]

OK, lassen Sie mich sehen, ob ich das zu verstehen. Sie sagen, dass Ihre Uhr nicht in VHDL syntethize ... In VHDL Behavioral-Code Ihrer Implementierung (IP Core) können Sie nur überprüfen steigende Flanke oder fallende Flanke. IF RISING_EDGE (Clk) THEN ... etwas tun, END IF; In VHDL Behavioral-Code Ihrer Prüfstand (Wellenformen Datei) können Sie die Uhr Dauer zu definieren. PROCESS BEGIN Clk

 

[salma ali bakr]

hallo noha, sollte es kein Problem in Bezug auf Ihre Design-Uhr seit Uhr ist bereits ein Eingang, der seinen Wert aus einem Oszillator nehmen auf Ihrem Kit vielleicht nicht schreiben es völlig richtig, können Sie entweder haben sie mit Warten Aussagen oder mit rising_edge oder falling_edge oder clk'event und clk = '1 '(wie rising_edge) oder clk'event und clk = '0' (wie falling_edge)

 

[NoHa111]

Vielen Dank für Ihre Antworten, aber eigentlich habe ich versucht, was Sie beide gesagt, ich möchte den aktuellen Stand meiner Zustandsmaschine Änderung nächsten Zustand athe haben, wenn bup Änderungen (entweder fallend oder steigend), wenn ich das schrieb: if (bup 'Ereignis), dann Zustand

 

[salma ali bakr]

hallo Noha, kann u senden Sie mir ur-Code plz und mir sagen, was do u wanna genau?? Regards, Salma

 

[subramanyam]

Vor der Beantwortung u, i zu empfehlen, eine Sache wollen. Wann immer Sie schreiben den Code dafür sorgen, dass die Hardware für Ihren Code erwartet aus der Synthese-Werkzeug. Sie sagten, Sie wollen den Staat auf beiden Flanken des Taktes (Ich frage mich?) Und ur-Code zu ändern ist if (bup'event), dann Zustand

 

[master.ro]

Hallo! Es ist illegal zu schreiben if (bup'event), dann Zustand

 

[wice]

nur die steigende Flanke verwendet werden kann

 

[salma ali bakr]

Ich denke, was über die zwei Prozesse jeweils für eine bestimmte Aufgabe, die Änderung der Staat auf steigende oder fallende Flanken am besten geeignet ist, verursachen u kann nicht sein, synthetisierbaren Hardware, die der Staat Änderungen implementiert auf beiden Kanten oder u sagen kann, versuchen zu ändern Ihre Taktfrequenz (erhöhen), aber das wäre keine gute Idee sein