Probleme mit 74LS374

[Till Wollenberg]

Hallo!

Ich habe einen EEPROM-Brenner für den Parallelport gebaut,
der zwei SN74LS374 verwendet, um 13 Adressleitungen und
drei weitere Steuerleitungen zu puffern. OC (Output-Control,
low-aktiv) habe ich bei beiden ICs dauerhaft auf Masse gelegt,
die beiden high-aktiven Steuereingänge C (bzw. CLK) werden
über eigene Leitungen geschaltet.

Beim Testen mit einem EEPROM sind mir merkwürdige Fehler
beim Brennen einiger Adressen aufgefallen. Nach Entnahme des
EEPROMs und einigen weiteren Tests zeigte sich, dass die
beiden LS374er trotzt low-Pegel auf CLK alle ihre Ausgänge
auf high schalten, sobald ich ihre acht Dateneingänge
gleichzeitig auf high lege.

Selbst bei high-Pegel auf allen Datenleitungen ist die
Spannung an CLK der beiden ICs bei etwa 130mV, und damit
weit unter den 0.8V, die der LS374 laut Datenblatt als
low ansieht. Bei allen anderen Datenmustern verhalten sich
die ICs so wie sie sollen, und halten ihre Daten.

Ich habe überhaupt keine Ahnung, in welcher Richtung ich
den Fehler suchen könnte. Hat jemand einen Tip?

Gruß, Till.

--
e-mail: wollenberg (at) web (punkt) de

 

[Georg Acher]

In article <bgum8h$se47o$1@ID-60369.news.uni-berlin.de>,
"Till Wollenberg" <till@deadspam.com> writes:
|> Hallo!
|>
|> Ich habe einen EEPROM-Brenner für den Parallelport gebaut,
|> der zwei SN74LS374 verwendet, um 13 Adressleitungen und
|> drei weitere Steuerleitungen zu puffern. OC (Output-Control,
|> low-aktiv) habe ich bei beiden ICs dauerhaft auf Masse gelegt,
|> die beiden high-aktiven Steuereingänge C (bzw. CLK) werden
|> über eigene Leitungen geschaltet.

Naja, die CLK sind nicht high-aktiv, sondern flankengetriggert ;-)

|> Beim Testen mit einem EEPROM sind mir merkwürdige Fehler
|> beim Brennen einiger Adressen aufgefallen. Nach Entnahme des
|> EEPROMs und einigen weiteren Tests zeigte sich, dass die
|> beiden LS374er trotzt low-Pegel auf CLK alle ihre Ausgänge
|> auf high schalten, sobald ich ihre acht Dateneingänge
|> gleichzeitig auf high lege.
|>
|> Selbst bei high-Pegel auf allen Datenleitungen ist die
|> Spannung an CLK der beiden ICs bei etwa 130mV, und damit
|> weit unter den 0.8V, die der LS374 laut Datenblatt als
|> low ansieht. Bei allen anderen Datenmustern verhalten sich
|> die ICs so wie sie sollen, und halten ihre Daten.

Die statischen 130mV sind irrelevant. So zeitlos gesehen haben wir seit mehreren
10000 Jahren und auch noch diese Woche Eiszeit Ein Oszi wäre da
hilfreicher...

|> Ich habe überhaupt keine Ahnung, in welcher Richtung ich
|> den Fehler suchen könnte. Hat jemand einen Tip?

Ich tippe auf CLK-Triggerung durch Übersprechen oder schwache GND-Verbindung.
Taucht der Effekt immer noch auf, wenn CLK direkt per Draht auf GND (Pin
10)gezogen wird? Wenn nicht, fängt sich CLK was ein. Die Abhilfe hängt von der
CLK-Quelle ab: Wenn das LPT direkt ist, CLK mit Widerstand (~1k) und parallelem C
(~100pF) gegen GND ruhigstellen. Ansonsten dem Chip davor mal einen
Abblockondensator und eine DICKE Masserverbindung zu allen anderen verpassen.

--
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias

 

[MaWin]

Till Wollenberg <till@deadspam.com> schrieb im Beitrag <bgum8h$se47o$1@ID-60369.news.uni-berlin.de>...

Ich habe überhaupt keine Ahnung, in welcher Richtung ich
den Fehler suchen könnte. Hat jemand einen Tip?

Schlechter Aufbau, Stoerungen. 100nF an IC-Versorgung,

richtige Versorgungsspannungsleiterbahnfuehrung
--
Manfred Winterhoff, reply-to invalid, use mawin at despammed.com
homepage: http://www.geocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Read 'Art of Electronics' Horowitz/Hill before you ask.
Lese 'Hohe Schule der Elektronik 1+2' bevor du fragst.