Problem mit post-translate Simulation in Modelsim 5,8

A

asmer

Guest
Ich benutze Xilinx ise6.2 und modelsim5.8, ich habe schon kompliziert xilinx'libs für ModelSim, aber wenn ich ein Design in POST-Translate-SIMU simulieren, es Dosis nicht funktionieren! warum? : Cry:
 
vielleicht, setzen Sie Testbench über die Design-Datei. Sie können Testbench unter dem Design-Datei ablegen und erneut versuchen. gut Glück
 
Sie müssen auch die Karte der Bibliotheken in ModelSim dem Ort, wo sie mit Hilfe vorhanden 'vmap. " Sofern Sie die Bibliotheken Karte wird sowohl simprim und UniSim nicht im eigentlichen Simulation über Verhaltensänderungen zu arbeiten. Delay (Delayed by technology)
 

Welcome to EDABoard.com

Sponsor

Back
Top