Problem der Ladungspumpe

Z

zhenywu

Guest
Ich habe ein Puzzle, wenn ich eine PLL-Design. Wie gestalte ich die Ströme der Ladungspumpe? Können wir Formeln zu berechnen oder einfach nur schätzen sie? DANKE
 
Sie müssen die kn und kp der Transistoren kennen. Von der kn und kp, berechnen Sie die W und L für Ihr Transistoren entsprechend der Ströme für die Ladungspumpe erforderlich.
 
[Quote = yeechyan] Sie müssen die kn und kp der Transistoren kennen. Von der kn und kp, berechnen Sie die W und L für Ihr Transistoren entsprechend der Ströme für die Ladungspumpe erforderlich. [/Quote] Danke, aber ich meine, wie die Ströme für die Ladungspumpe erforderlich entscheiden.
 
Nun, das hängt zum Teil, was Kreisverstärkung Sie wollen. Die größeren Strom verwenden Sie die größeren Kondensatoren für die Loop-Filter benötigt. Also, wenn Sie die Loop-Filter auf dem Chip integrieren möchten für kleine Ströme gehen. Aber oft größere Ströme sind besser für die Unterdrückung von Rauschen und Sporen (auch die größeren Lärm kann ein Nebeneffekt der zu großen Widerständen in den Loop-Filter mit einer hohen kvco kombiniert werden!). Sie können eine gute Vorstellung von den Möglichkeiten, die das Spielen mit den Variablen in das kostenlose Programm ADIsimPLL (von analogen Geräten) zu erhalten. Hier können Sie auch die Kontrolle der einzelnen Geräusche Beiträge, die Bandbreite usw. Sie einige der Formeln (wenn Sie darauf bestehen) in Deans Buch (go Google) finden können.
 
Ip aus dem System Level Design der PLL betrachtet wird, so u müssen an erster Stelle die erforderlichen Spezifikationen (Einschwingzeit, Sporen, Phasenrauschen, ..) und dann versuchen, einen ersten Wert für die CP Strom, simulieren dann. Wenn dieser Strom die Spezifikationen erfüllt, so dass ihr OK. Wenn nicht, versuchen, es zu ändern und zu simulieren wieder. U kann MATLAB für das System Level Design verwenden
 
ωn = Quadratwurzel {(1 / N) * (Kvco * Ip) / (2 * pi * C2)} also eine Vervierfachung der CP Strom wird die Loop-Bandbreite zu verdoppeln. Wenn C2 (Hauptkondensator) ist außerhalb des Chips kann groß sein, und Sie benötigen einen Ip, dass groß ist. Wenn der C2 ist auf dem Chip, dann ist die max-Wert beträgt ca. 1nF. und das wird bestimmt die Ip. Die Diskussion geht davon aus, dass Kvco Uniform ist über die CP-Spannungsbereich. Versuchen Sie Eagleware ist = PLL = Programm oder nutzen Sie die pllLib in Cadence Ihre PLL zu simulieren.
 
Hallo versuche zum Download [ PLL Basics-Loop-Filter Design ] für Fujitsu Microelectronics, Inc. Ich denke, es wird Ihnen helfen, wenn man versucht, statt das System, und ich denke, dass sollte man im Hinterkopf behalten, dass das Design Problem ist im üblichen voller trade-off ist so versuchen Sie zunächst Ihren Specs finden und starten die Optimierung Ihrer desgin für Ihre Anwendung. z. B., (spur, Rauschen und Setzzeit, die abhängig von der Loop-Filter BW und Ip, Ko is ...) sie sind alle miteinander verwandt, so ich denke, dass dieses Papier wird Ihnen helfen, Rampe bis in die System-Level- Design versuchen, ihm zu folgen, wenn u es mir und ich werde es dir hochladen, und versuchen, eine Matlab-Code zu schreiben hilft es u die Geschwindigkeit Ihres Entwurfs didnot. best regards Mohamed Mohsen
 
[Quote = layes2] if i cap use = 100p würde ich mit icp begin = 20uA [/quote] Was ist die Beziehung? kann u klären
 
Sie müssen beginnen zu wissen, dass die fc Ihrer Schleife muss kleiner sein als 1 / 10 der Referenzfrequenz. Dann gibt es eine Beziehung zwischen dieser fc Ihrer Schleife und der wn der Schleife (es ist nicht das gleiche, ist der letzte der wn im Nenner der Laplace-Funktion erhalten). Mit wn die Formel für uncle_urfi gegeben Ip zu erhalten.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top