A
avt
Guest
Ich habe einen Komparator, wie die auf Umsetzung im gregorianischen "Introductionto CMOS-OP-Amps und Komparatoren" - das heißt auf NMOS diffpair, eine kreuzgekoppelten PMOS Paar, und auf PMOS Lasttransistor in jedem Zweig des NMOS diffpair. Es funktioniert ganz gut, die unter typischen Bedingungen bedeuten mit 25 mV Hysterese - aber wenn ich Ecke Analyse wollen die Hysterese Schwellenwerte Änderungen signifcantly und kann höher sein als 100mV. Da habe ich ein spec, dass ein Schwellenwert von mindestens 25 mV Anforderungen und einer oberen Grenze von weniger als 100 mV - Ich möchte eine bessere Kontrolle der Hystereseschwelle haben. Gibt es passive oder aktive Maßnahmen, um die Hystereseschwelle in regnerative (positive Rückkopplung) Komparatoren steuern - oder gibt es bessere Strukturen als die, die ich verwenden in Bezug auf Hystereseschwelle?