Power-Gating mit MTCMOS im SRAM

[z3nger]

Hallo an alle. Kann jemand mir erklären, wie der SRAM-Zelle gelingt, seine Daten zu behalten, wenn Sie Power-Gating zu implementieren? Unter der Annahme einer 6T-Zelle Architektur, sobald Sie behaupten schlafen, auf dem Rücken zurück Wechselrichter verloren Macht haben .. wie geht das seinen Wert behalten? Vielen Dank im Voraus.

 

[haykp]

Eigentlich zur Rettung der Zustand der Always-on-Stromschiene wird der schematischen verbunden. Und Retention Flops werden in den Entwurf eingefügt. Für 6T Zellen, meist sind sie nicht Power-Gating, da sie sonst ihren Zustand zu verlieren.