Platinen Layout --> GND Plane??

[Christian G.]

Hallo,

ich entwerfe grade eine Multilayer Platine und bin am Nachdenken über
die Auslegung von GND Planes. Zur Zeit sieht es so aus, das ich eine
Lage der Platine komplett für GND reserviert habe. Des weitern habe
ich alle freien Flächen auf der top und bottom Plane ebenfalls mit GND
aufgefüllt. Als Isolation für die top und bottom planes habe ich 12
mil gewählt. Nun zu meinen Fragen:

1) Ist die aufüllung von freien Flächen auf top und bottom mit GND
überhaupt sinnvoll?

2) Macht der Abstand von 12 mil Probleme bei der Bestückung der
Platine mit SMD Bauteilen, wenn man Lötstopplack benutzt?

3) Wozu Thermals? Kann man nicht auch die Pads der Bauteile direkt
mit den Planes verbinden?

Danke im vorraus!

MfG,
Christian Gröling

 

[C. Bader]

"Christian G." <c.groeling@tu-bs.de> schrieb im Newsbeitrag
news:tdrs10lurp0ugfbivpklpuhrhjnj18sdhe@4ax.com...

Hallo,

1) Ist die aufüllung von freien Flächen auf top und bottom mit GND
überhaupt sinnvoll?

Keine Ahnung, würd mal sagen kommt drauf an ;-)
Was für ne Schaltung? Busleitungen? Ströme?

2) Macht der Abstand von 12 mil Probleme bei der Bestückung der
Platine mit SMD Bauteilen, wenn man Lötstopplack benutzt?

?

3) Wozu Thermals? Kann man nicht auch die Pads der Bauteile direkt
mit den Planes verbinden?

Kann man. Die Thermals sind dafür da die Kupferfläche um das Pad zu
verringern. Ansonsten wirkt deine
Groundplane wie ein Kühlkörper beim Löten. D.h. du musst länger auf der
Platine rumbraten...

Danke im vorraus!
MfG,
Christian Gröling

Gruß, Chris

 

[Georg Acher]

In article <tdrs10lurp0ugfbivpklpuhrhjnj18sdhe@4ax.com>,
Christian G. <c.groeling@tu-bs.de> writes:

|> 1) Ist die aufüllung von freien Flächen auf top und bottom mit GND
|> überhaupt sinnvoll?

Das hängt von der Schaltung ab. So mancher HF-Kram könnte mit den Kapazitäten
Probleme haben, Digitaltechnik wohl weniger. Trotzdem sollte man da auf die
Impedanz achten. Eine breitere Leitung zwischen zwei Planes kann schon recht
niederohmig werden und zu Ärger mit Reflexionen führen.

Wenn schon Flächen, dann aber auch nicht nur durch ein einsames Via angebunden.
Das hilft nix und schadet eher. Besser ist eine enge Vermaschung (dh. viele Vias)
zur echten GND-Plane. Wenn dazu noch Flächen von VCC in den Ebenen liegen, wird
zumindest auch ein Teil der Siebung/Entkopplungsprobleme von ganz hohen
Frequenzen eliminiert.

Lies mal "High Speed Digital Design. A Handbook of Black Magic." von Howard W.
Johnson und Martin Graham. Das sieht am Anfang zwar veraltet aus (ECL und so),
das täuscht aber. Es ist sehr verständlich und beschreibt eine ganze Menge von
"Dos and Don'ts" beim Layout.

|> 2) Macht der Abstand von 12 mil Probleme bei der Bestückung der
|> Platine mit SMD Bauteilen, wenn man Lötstopplack benutzt?

12mil zwischen was?

|> 3) Wozu Thermals? Kann man nicht auch die Pads der Bauteile direkt
|> mit den Planes verbinden?

Kann man schon. Dann bekommt man aber Probleme mit dem Löten, weil die grosse
Fläche die ganze Wärme abzieht. Beim Handlöten kann man zwar noch länger
brutzeln, bei Wellenlöten kann eine kalte Lötstelle entstehen.

--
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias

 

[Uwe Hercksen]

Christian G. schrieb:

3) Wozu Thermals? Kann man nicht auch die Pads der Bauteile direkt
mit den Planes verbinden?

Hallo,

elektrisch wäre die Verbindung der Bauteile mit den Planes ohne Thermals
besser, also niederohmiger.
Aber da sich die Platine ohne Thermals nur schlecht und unzuverlässig
löten lässt müssen die Thermals sein, denn sonst saugen die Planes beim
Löten zuviel Wärmeleistung ab.

Wenn man Multilayer Platinen für eingepresste Stecker macht kann man an
diesen Stellen wirklich die Thermals weglassen.

Bye

 

[Christian G.]

On 2 Feb 2004 15:59:26 GMT, acher@in.tum.de (Georg Acher) wrote:

In article <tdrs10lurp0ugfbivpklpuhrhjnj18sdhe@4ax.com>,
Christian G. <c.groeling@tu-bs.de> writes:

|> 2) Macht der Abstand von 12 mil Probleme bei der Bestückung der
|> Platine mit SMD Bauteilen, wenn man Lötstopplack benutzt?

12mil zwischen was?

Isolation zwischen der Plane und den Signalleitern!

MfG,
Chris!

 

[Georg Acher]

In article <s5us101m5fepgvr5q4q5btsr90usrus2qg@4ax.com>,
Christian G. <c.groeling@tu-bs.de> writes:

|> >|> 2) Macht der Abstand von 12 mil Probleme bei der Bestückung der
|> >|> Platine mit SMD Bauteilen, wenn man Lötstopplack benutzt?
|> >
|> >12mil zwischen was?
|>
|> Isolation zwischen der Plane und den Signalleitern!

Ich steh gerade irgendwie aufm Schlauch... Was soll das mit Bestückung und
Stopplack zu tun haben?

--
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias

 

[Klaus Mammel]

Christian G. wrote:

1) Ist die aufüllung von freien Flächen auf top und bottom mit GND
überhaupt sinnvoll?

Manchmal schon, siehe Posting von Georg Acher.
Ergänzend dazu; man muß weniger wegätzen auf den Außenlagen.

2) Macht der Abstand von 12 mil Probleme bei der Bestückung der
Platine mit SMD Bauteilen, wenn man Lötstopplack benutzt?

12mil macht keine Probleme, man könnte sogar noch weiter runter
gehen mit dem Abstand (10mil oder 8 mil). Dabei sollte nur darauf
geachtet werden, das bei SMD-PAD in Massefläche die Lötstopmaske
am SMD-PAD nur das SMD-PAD, nicht aber die Massefläche freilegt.
(hoffentlich war das jetzt verständlich )
SMD-PAD mit umlaufend 4mil LSM-Zuschlag und 12mil Platz bis zur
GND-Fläche da bleibt genügend PLatz, so das die LSM die
Kanten abschließen kann.
Lötstop sollte aber verwendet werden, macht das Löten bei SMD
einfacher.

3) Wozu Thermals? Kann man nicht auch die Pads der Bauteile direkt
mit den Planes verbinden?

Damit die Wärme auf dem PAD bleibt und nicht in den Cu-Flächen.
Siehe Posting von Uwe Hercksen.

Ergänzend dazu; bei manchen CAD-System kann man die Anschlußart
selektiv ändern. So können VIAs ohne Thermal angeschlossen werden,
es sei den das VIA kontaktiert sehr nahe auf eine CU-Fläche oder
auf eine PG-Plane. Alles wo nicht direkt gelötet wird kann ohne
Thermal angeschlossen werden.

cu

 

[Ruediger Kluge]

Christian G. schrieb:

Hallo,

ich entwerfe grade eine Multilayer Platine und bin am Nachdenken über

Hi,
die Frage hast du auch im Forum von beta layout gestellt und ich habe si
dort beantwortet. Daher kopiere ich kurz meine Antwort nochmal hier rein:

: 1) Ist es gut (schlecht) freie Flächen auf der TOP und/oder BOTTOM
Plane mit GND aufzufüllen wenn man sowieso schon eine innere Lage für
GND reserviert hat?
:

Meines Erachtens spricht nichts dagegen, es sei denn, die Leiterplatte
ist eine HF Leiterplatte z.B mit Striplines o.Ä. Dann müssen bestimmte
Abstände zwischen den Striplines und den Masseflächen eingehalten werden.


: 2) Ist es besser zum bestücken und fertigen einer Platine die Thermals
Funktion (EAGLE) auf "on" statt "off" zu stellen. Thermals "on" sieht
irgendwie bei Bauteilen die nahe beeinander liegen blöd aus. Konkret:
Macht das irgendwie Probleme wenn ein PAD komplett mit einer Plane
verbunden ist (ohne Freiraum).
:
: Falls meine Frage "off-topic" hier sind entschuldige ich mich im vorraus!

Ich habe zwar nicht Eagle sondern Protel, aber da gibt es eine ähnliche
Funktion, sowohl für die Innenlagen, als auch die Aussenlagen
(polygone). Die PADs können auch dort sowohl fest, als auch über 2 oder
4 Stege verbunden werden. Der Sinn liegt darin, dass sich diese PADs mit
"thermal connection" besser Löten lassen, insbesondere beim Wellenlöten.
Wenn von Hand gelötet wird gehts auch mit fester Verbindung.


--
Gruß
Rüdiger
_____________________________________________________________

E-mail ruediger.kluge@conelek.com
Web http://www.conelek.com/
_____________________________________________________________

 

[Martin Lenz]

"Christian G." schrieb:

Hallo,

ich entwerfe grade eine Multilayer Platine und bin am Nachdenken über
die Auslegung von GND Planes. Zur Zeit sieht es so aus, das ich eine
Lage der Platine komplett für GND reserviert habe. Des weitern habe
ich alle freien Flächen auf der top und bottom Plane ebenfalls mit GND
aufgefüllt. Als Isolation für die top und bottom planes habe ich 12
mil gewählt. Nun zu meinen Fragen:

1) Ist die aufüllung von freien Flächen auf top und bottom mit GND
überhaupt sinnvoll?

Wenn man Sie gut an die echte Masselage anbindet, dann können sie
EMV/Abschirmung verbessern.

2) Macht der Abstand von 12 mil Probleme bei der Bestückung der
Platine mit SMD Bauteilen, wenn man Lötstopplack benutzt?

Das sind ca. 0,3mm, Ich benutze für Iso bei Cu-Lagen gerne 0,3..0,4mm,
zwischen Leiterbahnen oft nur 0,2.

3) Wozu Thermals? Kann man nicht auch die Pads der Bauteile direkt
mit den Planes verbinden?

Sie machen das (Hand-)löten einfacher. Wenn aber allse durch den Reflow

Ofen fährt, dann kann man sie weglassen (ist elektrisch besser -
Impedanz).

Martin

 

[Uwe Hercksen]

Martin Lenz schrieb:

Sie machen das (Hand-)löten einfacher. Wenn aber allse durch den Reflow
Ofen fährt, dann kann man sie weglassen (ist elektrisch besser -
Impedanz).

Hallo,

ich fürchte das wird nicht recht funktionieren. Ein Pad mit Bauteilpin
darin das nur an einer Leiterbahn hängt wird sich im Reflowofen anders
und schneller aufheizen als ein Pad das ohne Thermal direkt an einer
Massefläche hängt.
Die Multilayerplatine so stark und schnell aufzuheizen das auch
innenliegende Planes genügend heiss werden ist unnötiger thermischer
Stress für die Platine und Bauteile der zu Spannungsrissen führen kann.
Schliesslich gibt es da verschiedene thermische Ausdehnungskoeffizienten
und deshalb auch mechanische Spannungen.
Sowas muss nicht gleich zu Fehlern und Ausfällen führen, das kann sich
auch erst nach etlicher Zeit rächen.

Bye

 

[Martin Lenz]

Uwe Hercksen schrieb:

Martin Lenz schrieb:

Sie machen das (Hand-)löten einfacher. Wenn aber allse durch den Reflow
Ofen fährt, dann kann man sie weglassen (ist elektrisch besser -
Impedanz).

Hallo,

ich fürchte das wird nicht recht funktionieren. Ein Pad mit Bauteilpin
darin das nur an einer Leiterbahn hängt wird sich im Reflowofen anders
und schneller aufheizen als ein Pad das ohne Thermal direkt an einer
Massefläche hängt.
Die Multilayerplatine so stark und schnell aufzuheizen das auch
innenliegende Planes genügend heiss werden ist unnötiger thermischer
Stress für die Platine und Bauteile der zu Spannungsrissen führen kann.
Schliesslich gibt es da verschiedene thermische Ausdehnungskoeffizienten
und deshalb auch mechanische Spannungen.
Sowas muss nicht gleich zu Fehlern und Ausfällen führen, das kann sich
auch erst nach etlicher Zeit rächen.

Das ist ein interessanter Aspekt, ich bin bis jetzt davon ausgegangen,

daß die Platine im Heißluft-Reflow-Ofen komplett durcherhitzt wird. Ich
verwende daher auch nie Thermals - auch weil ich vorwiegend HF bis
2,4GHz mache. Ich muß aber einmal nachsehen, ob es eine Häufung von
Lötfehlern bei Massepins geben könnte.

Martin