G
Georg Seegerer
Guest
Hallo NG,
für ein paar schnelle ADCs soll zentral ein Takt erzeugt werden. _Sehr_
Phasenrauscharm, ergo ein Quarzoszillator, kein VCO (?)
Dazu versuche ich die Jitterangaben in verschiedenen Datenblättern
miteinander zu vergleichen. In einer Analog-AppNote wird angegeben
wieviel Jitter das SNR beim AD-Wandeln um wieviel verschlechtert (S.27):
www.analog.com/UploadedFiles/Associated_Docs/27500547882375sect4.pdf
SNR=20*log(1/(2*pi*f*Tj)) Tj=RMS aperture jitter
Leider reden die nur von "phase jitter" und "Tj-RMS aperture jitter"
ohne genaus zu definieren wie sie die Begriffe definieren :-(
In einer Appnote von Wavecrest werden Begriffe genau erklärt, "phase
jitter" auf S.8, als absolute Zeitabweichung einer Flanke von ihrer
http://www.wavecrest.com/technical/pdf/TF8--JohnP.pdf
idealen Position, ein Wert der sich über viele Flanken auch akkumulieren
kann. Ist das der "phase jitter" der in der Formel der AD-Appnote
verwendet wird? Für Abweichungen über eine mittlere Anzahl Perioden
würde es IMHO Sinn machen, aber für sehr niederfrequente Abweichungen -
also eine Art leicht schwankende Taktfreqenz - kann ich mir nicht
vorstellen dass das SNR durch Spurious schlechter werden soll. D.h.
in die Formel müsste noch eine Abhängigkeit vom Abstand zum Träger
rein.
Oder regen die von einem anderen phase jitter? Leider scheinen die
Begriffe nicht einheitlich verwendet zu werden, bei Tektronix z.B.
heißt das Ganze "Time Interval Error".
Im Datenblatt eines VCXOs ist ein Wert für "RMS Jitter" angegeben (S.3)
http://www.silabs.com/public/documents/tpub_doc/dsheet/Optical/Frequency_Control/en/si550.pdf
Da er über einen Freqenzbereich angegeben ist, handelt es sich
anscheinend um diesen "phase jitter". Gleich darunter ein Wert für
einen "period jitter". Wenn es sich dabei tatsächlich um die Schwankung
von einer positiven Flanke zur nächsten handelt, frage ich mich warum
der Wert viel größer ist als der sich akkumulierende "Phase Jitter".
OK, die Randbedingungen sind nicht die gleichen, aber für 125-160MHz
überlappen sich die Bereiche und dass der höhere Jitter nur am CMOS
Ausgang liegen soll hoffe ich mal nicht.
Das war jetzt viel Text, aber evtl. kann mir jemand auf die Sprünge
helfen.
Georg
--
Die Reply-To Adresse ist reply-fähig ;-)
für ein paar schnelle ADCs soll zentral ein Takt erzeugt werden. _Sehr_
Phasenrauscharm, ergo ein Quarzoszillator, kein VCO (?)
Dazu versuche ich die Jitterangaben in verschiedenen Datenblättern
miteinander zu vergleichen. In einer Analog-AppNote wird angegeben
wieviel Jitter das SNR beim AD-Wandeln um wieviel verschlechtert (S.27):
www.analog.com/UploadedFiles/Associated_Docs/27500547882375sect4.pdf
SNR=20*log(1/(2*pi*f*Tj)) Tj=RMS aperture jitter
Leider reden die nur von "phase jitter" und "Tj-RMS aperture jitter"
ohne genaus zu definieren wie sie die Begriffe definieren :-(
In einer Appnote von Wavecrest werden Begriffe genau erklärt, "phase
jitter" auf S.8, als absolute Zeitabweichung einer Flanke von ihrer
http://www.wavecrest.com/technical/pdf/TF8--JohnP.pdf
idealen Position, ein Wert der sich über viele Flanken auch akkumulieren
kann. Ist das der "phase jitter" der in der Formel der AD-Appnote
verwendet wird? Für Abweichungen über eine mittlere Anzahl Perioden
würde es IMHO Sinn machen, aber für sehr niederfrequente Abweichungen -
also eine Art leicht schwankende Taktfreqenz - kann ich mir nicht
vorstellen dass das SNR durch Spurious schlechter werden soll. D.h.
in die Formel müsste noch eine Abhängigkeit vom Abstand zum Träger
rein.
Oder regen die von einem anderen phase jitter? Leider scheinen die
Begriffe nicht einheitlich verwendet zu werden, bei Tektronix z.B.
heißt das Ganze "Time Interval Error".
Im Datenblatt eines VCXOs ist ein Wert für "RMS Jitter" angegeben (S.3)
http://www.silabs.com/public/documents/tpub_doc/dsheet/Optical/Frequency_Control/en/si550.pdf
Da er über einen Freqenzbereich angegeben ist, handelt es sich
anscheinend um diesen "phase jitter". Gleich darunter ein Wert für
einen "period jitter". Wenn es sich dabei tatsächlich um die Schwankung
von einer positiven Flanke zur nächsten handelt, frage ich mich warum
der Wert viel größer ist als der sich akkumulierende "Phase Jitter".
OK, die Randbedingungen sind nicht die gleichen, aber für 125-160MHz
überlappen sich die Bereiche und dass der höhere Jitter nur am CMOS
Ausgang liegen soll hoffe ich mal nicht.
Das war jetzt viel Text, aber evtl. kann mir jemand auf die Sprünge
helfen.
Georg
--
Die Reply-To Adresse ist reply-fähig ;-)