G
ggeorgak
Guest
Ich versuche, ein Dual-Prozessor Microblaze Design auf meiner nexys2 FPGA zu implementieren. Ich beabsichtige, die Micron RAM (Micron MT45W8MW16) als Shared Memory zwischen beiden Prozessoren zu verwenden. Um das zu erreichen, muss ich (?) Zu einem Multiport-Speicher-Controller wie den MPMC IP von Xilinx zu verwenden. Leider versuchen die IP zu konfigurieren gibt es keine Vorgabe für die jeweilige nexys2 externen RAM-Modul. Ich muss hinzufügen, dass Micron RAM ein PSRAM Gerät und dem nexys2 Board-Support-Dateien zur Verfügung gestellt Digilent definieren die xps_mch_enc IP-Core als Standard-Speicher-Controller für Micron RAM ist. Weiter zu gehen, konnte ich die vier Kanäle des xps_mch_enc IP-Core, die beiden Microblazes über XCL verbinden? Ist der Speicher-Controller die Durchführung der Schlichtung intern? Außerdem ist es eine Möglichkeit, die Anzahl der Kanäle zu erhöhen? Hat jemand geschafft, dass zu lösen?