Multi-Threading in Trittfrequenz IC 5141

[maninnet]

In Kadenz IC 5141 usr3: In Virtuoso Analog Design Enviroment ---- ---- Simulation options --- analog, es ist ein "Multi-Threading-Optionen", heißt es, dass der Simulator können mehrere Kerne unterstützen? wenn ja, was wird Simulation profitieren von diesem Feature werden, und was nicht? By the way, in usr4, fand ich, dass die oben Multi-Thread-Funktion diappears, könnte jemand eine Idee haben?

 

[gliss]

Vielleicht kann es tun gleichzeitige PVT oder PVTP Ecke Simulation? Es könnte in Ihrem Führerschein zu hängen.

 

[oktan]

Hallo, offiziell die multi threathing ist vor einigen Jahren und begann jetzt ein Tag ist es immer beliebter, ich glaube nicht, dass Option ist für Multi-Core-CPU ist, weil die Kadenz dosent unterstützen einige der neuen Kernel, die für Multi-Core hergestellt werden. dies ist meine Idee auch sein mag mein Wissen ist alt:: cheers