Multi-Input XOR Gatter - Prinzip?

Z

zeeshanzia84

Guest
Hallo, habe ich diese in der Schule kennen, aber kann mich nicht erinnern es jetzt. Ich weiß, dass eine Zwei-Eingang XOR-Gatters eine hohe Leistung bietet, wenn die Eingänge unterschiedlich sind. Aber was ist mit einem Multi-Input XOR-Gatter und ein Multi-Input XNOR Tor. Jede Hilfe wäre sehr geschätzt.
 
Ich glaube nicht, dass es so ein Tor. Wenn Sie Kaskade XOR-Gatter (wie Cascading 2-Input AND und OR), können Sie ein Parity-Generator bekommen / checker.
 
Nein eigentlich nicht existiert. Ich erinnere mich, studierte sie in meinem LOGIC DESIGN UND Umtauschthese Vorlesungen! Entweder geben einen hoch, wenn das nicht. von Höhen an den Eingängen ist auch oder (und das ist, wo ich verwirrt bin), wenn das nicht. von Tiefs am Eingang ist auch.
 
Es gibt 1, wenn die Zahl der Eingänge bei hohen Logikpegel ungerade ist. XOR fügt einfach den Eingängen, ohne zu tragen.
 
Hallo, ein schönes Motiv der Tat. Hier ist der Verweis erhielt von google für "Multi Input XOR" beziehen, https: / / users.cs.jmu.edu/abzugc...RADUATE/New/Points-to-Ponder-for- Week-1.doc Gemäß dem Dokument, ein Multi-Eingang XOR gibt ein High, wenn seine Eingaben ungeraden Zahlen von Höchst-und einem Multi-Eingang Xnor gibt eine hohe, wenn seine Eingaben eine gerade Anzahl von Höhen enthalten sind. Offensichtlich ist ein Multi-Eingang XOR eine gerade Parität Generator und Xnor eine ungerade Parität Generator. Einige, wie intuitivevly ich fühle immer noch, dass ein Multi Input XOR als negative Logik Koinzidenzdetektor sollte definiert wurden. Es sollte eine Ausgabe produziert hoch, wenn und nur wenn einer der Eingänge ist hoch gewesen. Übrigens gibt es keine Logik für diese Funktion? Regards, [url = http://bharathyeju.blogspot.com] Laktronics [/url]
 
Hallo, ist die Multiple Input XOR (ungerade Parität checker) logisches Element vorhanden als Baustein in programmierbare Logikbausteine. In einer grafischen Ansicht der synthetisierten Logik (Technologie Karte), stellt eine Multiple Input XOR-Gatters diese Funktion. Das sagte negativ Zufall oder One-Hot-checker impliziert komplexere Logik als n-XOR, weil es nicht einfach kaskadiert werden. Hat noch nicht jeder sehen Symmetrieeigenschaften dieser Logik. Ich auf "schließen" sie von einem HDL-Bit Zählschleife bevorzugen, sollte der Compiler eine Implementierung wählen. Grüße, Frank
 

Welcome to EDABoard.com

Sponsor

Back
Top