Modeling High-z-Ausgang in Verilog-A

S

steve_mac

Guest
Hallo, Wie i-Modell High-z-Ausgang in Verilog-A? Derzeit bin ich Modellierung es = 0 ausgegeben, aber es ist zu Konflikten, wenn ich sie Kaskode auf höchster Ebene (error = Ausgang zu einem anderen Ausgang angeschlossen). Derzeit Methode benutze ich das:: vout = 0;:: V (OUT)
 
Hughes, vielen Dank für ur Beratung. Aber ich habe immer noch das gleiche Problem. Es scheint, dass die Formel u noch yeilds einer Spannung gab. Wie modelliere ich es so, dass die Schaltung einer getrennten Erzeugung (high-z-Zustand) sieht?
 
Ein getrenntes Ausgang hat auch einen Spannungswert. Um zu sehen, die High-z-Effekt, sollten Sie einen anderen low-z Antriebsquelle zu diesem Knoten zu verbinden.
 
hallo, soweit ich das verstehe u müssen Leerlauf-Modell, so i think u sollte Eingangsstrom gleich Null und keine Bedingungen an Spannung machen "u verwirrt mich ein wenig, wie ich das verstanden habe ist, dass V (out) = 0 ist Kurz cicuit nicht Leerlauf, so plz post die Lösung, die u finden. " btw i [color = red] denken [/color], wenn u machen nur die Ausgangsknoten als Spannungs-Knoten und nicht elektrische es gewohnt alle aktuellen "bin nicht sicher" zu ziehen. regards, a.safwat
 
[Quote = Hughes] A getrennt ausgegeben hat auch einen Spannungswert. Um zu sehen, die High-z-Effekt, sollten Sie ein anderes Low-z Antriebsquelle zu diesem Knoten zu verbinden. [/Quote] Kannst du mir sagen, wie ich diesen Code in VerilogA? Thanks:) [size = 2] [color = # 999999] Hinzugefügt nach 2 Stunden 34 Minuten: [/color] [/size] dann wieder ist es eine Methode zur Ausgabe in verilogA deaktivieren?
 
[Quote = steve_mac] [quote = Hughes] A getrennt ausgegeben hat auch einen Spannungswert. Um zu sehen, die High-z-Effekt, sollten Sie ein anderes Low-z Antriebsquelle zu diesem Knoten zu verbinden. [/Quote] Kannst du mir sagen, wie ich diesen Code in VerilogA? Thanks:) [/quote] In einem anderen Modul mit niedrigem Zout. Short der Ausgang dieser beiden Module. Wenn man (und nur eine in diesem Fall) Ausgabe in High-Z-Modus wird die Spannung am gemeinsamen Ausgangsknoten durch die ein weiteres Modul eingestellt werden. Wenn beide Ausgang in low-z-Modus befinden, wird die Spannung am gemeinsamen Ausgangsknoten anders sein mit jeder Ausgangsspannung, wenn ihr keine kurzfristige verbunden sind. [Quote = steve_mac] dann wieder ist es eine Methode zur Ausgabe in verilogA deaktivieren? [/Quote] Was meinst du durch die Deaktivierung einer Ausgangsklemme erwarten. Wenn Sie einen mechanischen Schalter vor dem Ausgang, setzen, wenn Sie den Schalter offen, was Spannungswert, der am Ausgang zu erwarten? Es kann ein beliebiger Wert sein! Bei einem idealen Schalter (Aus-Zustand der Widerstand unendlich) und einem nicht-idealen Ausgang (es hat parasitäre Kapazität), wird die Ausgangsspannung, wenn der Ausgang deaktiviert ist (durch Öffnen des Schalters) permantly, um den Wert bleiben, bevor sie deaktiviert.
 

Welcome to EDABoard.com

Sponsor

Back
Top