S
steve_mac
Guest
Hallo, Wie i-Modell High-z-Ausgang in Verilog-A? Derzeit bin ich Modellierung es = 0 ausgegeben, aber es ist zu Konflikten, wenn ich sie Kaskode auf höchster Ebene (error = Ausgang zu einem anderen Ausgang angeschlossen). Derzeit Methode benutze ich das:: vout = 0;:: V (OUT)