mir helfen kontinuierliche deltal Sigma-Modulator Problem

X

xanhphysics

Guest
<img src="http://images.elektroda.net/73_1215410834_thumb.gif" border="0" alt=""/> I "ma letzten Jahr an.Ich hoffe, dass alle von Ihnen kann mir helfen, mein Problem, wenn ich simulieren kontinuierlichen Delta-Sigma-Modulator.

Frage 1: Wie kann ich ein halb-Modell Verzögerung Block von Simulink?
Ich versuche, Modell-Block (z ^ -1 / 2) (siehe Abbildung im Anhang), sondern in Simulink Bibliothek nicht blockieren (z ^ -1 / 2).
Wissen Sie, wie Modell oder einer anderen blockieren kann?

Frage 2:
wenn ich neue Schleife fileter Transfer Funktion (um einen halben Takt Verzögerung,
um die entsprechenden Übertragungsfunktion mit halbiert Probenahmezeit abgeleitet ist, wie:)

L1 (z ^ 1 / 2) = (-0,7567 z 0,456 z ^ 1 / 2 0,545) / (z ^ 3 / 2
0,5678 * z * 0,345 z ^ 1 / 2 1)

der CT-Loop-Filter Übertragungsfunktion L1 (n) für die NRZ-Typ DAC kann berechnet werden mit Matlab als:

Eigentlich weiß ich, wie zum Umwandeln von L (z) in L (n) für NZR ADC Art, aber nicht wissen, wie die Umwandlung L (z ^ 1 / 2) L (n) für NZR ADC Art von Matlab.Kann mich jemand?

Ich freue mich zu hören, jeder kann mir helfen.Ich sehr nervös coz mein Projekt vorbereiten Frist.
Vielen Dank allen
Es tut uns leid, aber Sie müssen zum Login, um die Anlage

 
hi xanhphysics,

für die erste Frage ist mein Vorschlag, dass die Verwendung von Z ^ -1 Block mit der Hälfte der Abtastfrequenz.

 
Vielen Dank, jiangxb, jemand kann mir helfen, ich hoffe, Sie können mir einige sugesstions

 

Welcome to EDABoard.com

Sponsor

Back
Top