LVS nicht mithalten können Widerstände

[whlinfei]

Hallo, ich bin mit IBM 130nm Prozess cmrf8sf. Ich benutze Kaliber LVS laufen. Aber irgendwie die Widerstände im Layout kann nicht mit schematischen abgestimmt werden. Der Fehler zeigt unübertroffene Instanzen und sonst nichts. Selbst ich das Layout direkt aus der Bibliothek zu kopieren, es kann immer noch nicht übereinstimmen, mit Schaltplan. Kann mir jemand helfen darüber? oder haben Sie schon erlebt, wie Problem vor? Danke. Best Regards, whlinfei

 

[erikl]

Resistor Identifikation Schicht fehlt? Studieren Sie Ihre Extraktion Regeln, um herauszufinden, was die Anerkennung Schicht zu erwarten ist, um diese (Sonder-) Widerstand als solche zu identifizieren.

 

[dick_freebird]

Das Problem könnte Layout werden oder werden könnten schematisch. Es kann Cyclics in das Eigentum Form, die Art zu wählen? Der Parameter Mismatch-Tool sollte sage Ihnen, worum es geht aufgeregt, wenn es einen Widerstand-type Problem. Nun, JI-CMOS-Prozess-Widerstände haben immer mindestens einen zusätzlichen Anschluss am implantierten / diffuses Widerstände. Vielleicht ist es das auch Verbindung, die unpassende. Die gut Verbindung kann explizit (gezeichnet) oder eine Eigenschaft-List-Eintrag. Ich benutze keine Calibre, so dass ist alles was ich vorschlagen kann.

 

[oermens]

add Substrat-Verbindung beispielsweise in Schaltplan und Layout. wenn Sie _inh Widerstand sind in schematischer Sie noch brauchen, um Substrat-Verbindung in Layout hinzuzufügen.

 

[whlinfei]

[Quote = oermens] add Substrat-Verbindung beispielsweise in Schaltplan und Layout. wenn Sie _inh Widerstand sind in schematischer Sie noch brauchen, um Substrat-Verbindung in Layout hinzuzufügen. [/quote] Hallo Eigentlich habe ich den Kontakt eingelegt, ob es nwell oder sub ist. aber es hat nicht funktioniert. Aus irgendeinem Grund Calibre einfach nicht mit den beiden. Es kann der Widerstand in Layout und in schematischer erkennen. Aber Fehlermeldung zeigt die beiden sind nicht die gleichen, auch wenn der Name erschien die gleichen sind. Ich habe sogar versucht direkt kopieren Sie die Standard-Bibliothek Layout LVS versuchen. kann immer noch nicht vorbei. Ich bin sicher, ob es wegen meiner Einstellung. coz Ich habe andere Layout, die nicht die Widerstände und sie gingen lvs feinen getan. Danke. Regards, whlinfei [size = 2] [color = # 999999] Hinzugefügt nach 2 Minuten: [/color] [/size] [quote = erikl] Resistor Identifikation Schicht fehlt? Studieren Sie Ihre Extraktion Regeln, um herauszufinden, was die Anerkennung Schicht zu erwarten ist, um diese (Sonder-) Widerstand als solche zu identifizieren. [/Quote] ist das Standard-Layout aus der Bibliothek haben, dass das Layout? coz Ich habe versucht, LVS durch direktes Kopieren Layout aus der Standard-Bibliothek, sondern Widerständen kann immer noch nicht erkannt werden zu testen. Dank. Rgds, whlinfei