T
tomato
Guest
Hallo ~ Ich weiß nicht, warum niedriger halten Spannung ist gut nach snapback. Vielen Dank im Voraus.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
D
DenisMark
Guest
Bei niedrigeren Haltespannung ESD-Geräte zerstreuen viel weniger Strom. Wie Sie wissen P = I * V. Somit ist dieses Gerät kann viel mehr Strom vor thermischen Abbau führen. Deshalb ist reverse Zenerdioden sehr schwach ESD-Schutz-Fähigkeit haben.
H
hung_wai_ming@hotmail.com
Guest
Als was DenisMark sagte, P = U * I, wo V ist Ihr Haltespannung. Unterschiedliche Geräte haben unterschiedliche Vhold nach snapback, so P ist anders und Sie können einen größeren Strom, der durch ESD passieren kann, wenn Vhold niedriger zu sehen. Ppl wollen immer Vhold kleines Gerät mehr Strom in DSM-Prozess führen, zu suchen
T
tomato
Guest
bedankt sich bei allen .. hung_wai_ming ~ ~ .. was ist der Ppl?
P
prcken
Guest
Ihre Beteiligung Spannung sollte so klein wie möglich, aber größer als Betriebsspannung zu verhindern ESD Latch-up-