Kann ich simulieren Verilog und C-Code gleichzeitig?

[vsrpkumar]

Ich entwarf eine erste Bestellung IIR-Filter in Verilog mit Fließkomma coefficients.I schreibe gleichwertige C code.What meine Zweifel ist es möglich, sowohl Verilog und C-Code gleichzeitig zu simulieren mit dem Test-Vektoren in Verilog Test bench.I definiert glaube, es wird werden für diese case.I benutze ncverilog Compiler und gcc-Compiler

 

[uday_das]

Ich denke, man kann. Statt direkt schriftlich Testvektoren in Verilog Testbench, schreiben Sie sie in. Txt-Datei. Dann können Sie die. Txt-Dateien von Verilog-Datei I / O-Funktionen, die Norm wird in Verilog 2001. Die C-Modell sollten auch diese. Txt Datei für Datei I / O-Operationen in C und führen IIR-Algorithmus. Viele Unternehmen in der Industrie dies zu tun. Schon jetzt sequentiellen Äquivalenz Kontrolle ist möglich, zwischen C-Algorithmus und HDL von SLEC Werkzeug Calypto und Industrie ist es zu benutzen.

 

[aji_vlsi]

[Quote = vsrpkumar] Ich entwarf eine erste Bestellung IIR-Filter in Verilog mit Fließkomma coefficients.I schreibe gleichwertige C code.What meine Zweifel ist es möglich, sowohl Verilog und C-Code gleichzeitig zu simulieren mit dem Test-Vektoren in verilog Prüfstand definiert . Ich denke, es wird Lösung für dieses case.I benutze ncverilog Compiler und gcc-Compiler [/quote] Ja, Sie können, suchen Sie nach PLI in ncverilog Dokumentation. Grüße Ajeetha, CVC www.noveldv.com

 

[sumit_techkgp]

Bitte verwenden Sie PLI / VPI / DPI mit allen Puffern als Zeiger über die Schnittstelle übergeben. Sie können sehr gut tun. Der beste Weg ist es, eine SystemC Testbench verwendet werden. Sumit