K
kel8157
Guest
Wenn mein Chip hat zwei geringfügig unterschiedliche Cortex-M3-CPUs (Speicher, Interrupts, Trace-Ports sind alle verschieden), kann ich nur noch nur ein solcher PLI in ncelab? Ich sah dieses Zitat, sondern müssen zu bestätigen. Ich konnte sehen, wie-loadpli1 konnte $ {assoziieren MG_LIB _A } / cadence_nc_verilog / mm_nc_dynamic: mgboot_nc zu CPU _A und $ {MG_LIB [ b] _B [/b]} / cadence_nc_verilog / mm_nc_dynamic: mgboot_nc zu CPU _B . Vielen Dank für Ihre Eingaben ..
Die Model Manager ist so ausgelegt, dass Sie nicht auf jedes Modell einzeln laden in die Simulation. Stattdessen wird der Simulator oder Links gegen eine einzelne Kopie des Modells Manager, der alle Anforderungen verarbeitet, um DSMs in die Simulation zu laden. Ein einziges Modell-Manager können mehrere Instanzen von mehreren Modellen in einer Simulation service
Code:
ncelab-loadpli1 \\ $ {MG_LIB} / cadence_nc_verilog / mm_nc_dynamic:. Mgboot_nc \\ testtop