Irgendwelche Ideen für diese FSM Design !!!!!!

[EEEngineer]

Hallo, ist hier, was ich möchte mich für die ankommenden Bitstrom 0 und 1 zu tun. In dem Moment sehe ich '01 'Ich brauche, um zu springen (oder überspringen) die nächste eingehende 45 Bits und prüfen, ob die nächsten 3 Bits '1 sind ". Wenn ja, dann brauche ich eine Meldung "Erfolgreich" zu drucken. Könnte jemand bitte sagen Sie mir, wenn seine mögliche für mich direkt zum (oder überspringen) 45 Bits und überprüfen Sie die nächsten 3 Bits .. Ich habe versucht mit Nr. 45 und warten (45) Funktionen in Verilog, aber funktionierte nicht .... oder ist es, dass ich durch bit-by-bit Traverse 45 Mal, bis ich die 3-Bit erreichen müssen. Beispiel: Betrachten wir ein Beispiel Bit-stream: 00011 01 000101 00000000000000000000000000000001 1110001 1 1 1 Nach den ersten 01 ", sollte 45-Bit übersprungen, um die 48 zu überprüfen, 49 und 50.-Bits für eine '1 '. Wenn ja, dann "Erfolg" Botschaft ist anders "error" Danke, warten gedruckt ...

 

[li xiaomin]

definieren Sie einen Zähler, einen Countdown von 44, wenn der Ausgang gleich 0, dann ....

 

[MWind]

Welche Sprache benutzen Sie? In VHDL Ich würde eine 3-Zustand FSM mit einem typischen FSM-Format. Der erste Zustand wäre, die "01"-Muster zu identifizieren. Der zweite Zustand einleiten würde einen Zähler, der die Anzahl der Bits zählen würde zu überspringen. Der dritte Zustand wäre zu vergleichen / capture die folgenden Bits. Die ganze FSM muss synchron mit der eingehenden Bitstrom Uhr erfolgen.

 

[leonyang]

In meiner Sicht, mit Theke ist eine gute Wahl! Wie die Umsetzung der FSM, hängt von Ihrem favariate. Das Wichtigste ist, dass FSM müssen mit den eingehenden Datenstrom zu synchronisieren.