Interfacing Xilinx Coregen generiert RAM mit AHB-Schnittstelle

[urakiki]

Hallo, ich benutze Xilinx coregen zu rammen zu generieren. Kann ich diese Schnittstelle ram mit AHB-Schnittstelle. Wenn keine Änderung, was soll ich tun? Dank KIKI

 

[rsrinivas]

u müssen einen Wrapper für ur ram zu schreiben, um ur-Modul kompatibel mit den AHB-Signale. es kann ein Master-oder Slave-Anschluss je nach ur-Anwendung. wenn ur ram hat zu schreiben, Daten an jeden beliebigen peripheren dann u haben zu einer Master-Schnittstelle zu schreiben. wenn ur ram nicht zu schreiben, alle Daten und akzeptiert nur Daten, die einige periphere schreibt Ihr Modul ein Sklave Port ist ausreichend ist. beziehen sich die AMBA AHB Handbuch für die Umsetzung. http://www.gaisler.com/doc/amba.pdf Seite Nr. 79 und 83. Was srinivas