Info über das Layout der klassischen DFF Design für RF PLL

[nathan]

Wer hat Informationen über aktuelle Design-und Layout der klassischen DFF in hoher Perfromance PLL verwendet werden? Ich bin hauptsächlich in tatsächliche Layout Tipps interessiert ... wenn überhaupt. Thnx, nathan

 

[xinxin]

was ist der DFF?

 

[kjjian]

Ich denke, die meisten Logik SCL. suchen Sie im IEEE, werden Sie viele Papiere darüber!

 

[wchu01]

DFF = Dynamic Flip Flop Grundsätzlich ist es in der Regel abstrahiert als D-Flip-Flop. Wenn Sie kaskadieren, bietet das Flip-Flop für die Teilung des Eingangs Uhr. Die Topologien können TSPC oder SCL-Logik sein, also wenn Sie das Layout zu tun, es wäre anders.