in Bezug auf die globale FPGA Uhr .....

[kil]

Hallo zusammen, ich habe eine grundlegende Zweifel an FPGA. Im FPGA wird es sein, verschiedene Banken und liefern wir unterschiedliche Uhr zu jeder Bank zu globalen Takt-Pin. in diesem Fall, wie ich sie geben soll ich zu 66MHz-Taktes auf eine Bank im FPGA und andere Bank geben, wenn ich was 77.76mhz Uhr und ich eine andere Bank geben 155,52 MHz AM ich habe funktioniert dieser Effekt die Funktionalität des FPGA. oder ist es akzeptabel. da jede Uhr ist Form differen ossilator hat diese Banken und die Logik der damit verbundenen Banken werden in asynchronen Natur der Logik der anderen Banken sein. Ich habe vref in jeder Bank von FPGA für was es verwendet wird und wann sollten wir Vref an die Bank jedes FPGA zu versorgen. in der gleichen Bank wie die Primar-und secondry globalen Takt multiplxers zu gleichen Eingangs-Pins sind geteilt, ob ich geben kann differen Uhren sagen, 77,76 MHz bis 66 MHz und primäre Stift zu Stift secondry in derselben Bank. Wie wäre es, wenn es um LVDS-Eingang auf einer Bank auf Primär-und secondry Eingangs-Pins kommt. Was kil

 

[khaila]

Es gibt o Problem geroutet mehrere Taktraten an überall in der FPGA. Jeder hat das, was FPGA genannt Dedicated Taktpfad. Wenn Sie die richtigen CLOCK Pins des FPGAs verwendet dann die passenden Werkzeuge wird es automatisch in den globalen Pfade geleitet. Sie sollten darauf achten, dass Sie die richtigen Stifte der Uhr, dass man es aus dem Datenblatt. Wenn Sie den FPGA mit Takt fahren, aber nicht, dass PINs so dass Sie Timing-Verletzungen haben und in hohem Tempo das Design wird nicht korrekt funktioniert.