D
david_zheng
Guest
Sehr geehrte Damen und Herren,
Ich habe einen Fall von 10bits SAR-ADC, mit zwei capactior Arrays, ist ein GAP-Paar 32/16/8/4/2/1/1, ein weiteres 32/16/8/4/2, ich plane, Umsetzung der GAP durch die PIP-Cap-(Doppel-Poly-Mütze), aber wie kann ich alle GAP-Paar in zwei Reihen mit in Stock-Plan, und wie Sie Prüfpuppe, um parasitäre Kondensator um jede Kappe mit, und wie man die Verbindung mit? Könnten alle einige Leitlinien oder simlar Fall zeigen?
Vielen Dank im Voraus,
David
Ich habe einen Fall von 10bits SAR-ADC, mit zwei capactior Arrays, ist ein GAP-Paar 32/16/8/4/2/1/1, ein weiteres 32/16/8/4/2, ich plane, Umsetzung der GAP durch die PIP-Cap-(Doppel-Poly-Mütze), aber wie kann ich alle GAP-Paar in zwei Reihen mit in Stock-Plan, und wie Sie Prüfpuppe, um parasitäre Kondensator um jede Kappe mit, und wie man die Verbindung mit? Könnten alle einige Leitlinien oder simlar Fall zeigen?
Vielen Dank im Voraus,
David