Hilfe benötigt: Probleme auf Dummy-Layout

[hrkhari]

Hallo Leute: Ich hatte einen pMOS-Transistor mit geerdetem Dummies Poly (Tor) gelegt, als etch Wachen Missverhältnis zu reduzieren. Unter Bezugnahme auf die beigefügte Figur, habe ich die Dummies mit Metall in einer Schleife um den pMOS-Transistor verbunden ist. Ich hatte gelesen, dass die Platzierung Dummy in einem kontinuierlichen Ring Poly könnten elektromagnetische Feld durch zu veranlassen, Trockenätzen zu Kreisstrom, der Ätzraten in den letzten Minuten der Radierung beeinflussen könnte produzieren, daher ist es wichtig, eine Lücke zu den Kreisstrom unterbrechen beschäftigen. Meine Frage ist, diese Art der Verbindung von Dummy (wie in der beigefügten Abbildung) würde das gleiche Phänomen erleben?, Muss ich den Boden der Dummies zu einem gebrochenen Loop-Verbindung trennen?. Vielen Dank im Voraus Rgds

 

[k_90]

Ich sehe kein Problem mit dieser Methode des Layouts. Mit einem Metallring, um das Poly conect reduziert die Gate-Kapazität, die eine gute und beschleunigt den Transistor ist. Ich bin nicht sicher, was Ihre Phänomen spreche ich kann nur von Fehlern, die Antenne in diesem Fall würde nicht passieren, da die Metall-Leitungen kurz sind, könnte man eine Kontrolle über diese, Ich bin neugierig zu wissen, warum es nur einen Transistor obwohl laufen zu denken, wenn seine ein passendes Gerät wheres der andere? Selbst wenn diese Fragen galt warum willst du, wie es wouldnt Effekt-Transistor der Arbeitsgruppe kümmern. Ich habe ein Layout ENGINEER seit 2000 und habe noch nie für die Ausstellung den Umgang mit Ihrem gehört, können Sie poste den Link auf die Dokumentation?