habt ihr immer fordert ...?????

[dhruvmpanchal]

Ich bin so frustriert ... habe ich MS in Elektrotechnik mit ASIC / VLSI und seine seit 4 Monaten und ich havent irgendwelche Anrufe von einem der Unternehmen.

Lassen Sie mich wissen, wenn Sie sich Anrufe, wo und wie die Anwendung .. Ich bin Fade der Anwendung jetzt ..

 

[news]

Cztery podmioty złożyły ofertę na zakup Telefonii Dialog. Wśród chętnych - co jest dość dużym zaskoczeniem - znalazła się spółka znana głównie z dostarczania usług telewizji kablowej.

Read more...

 

[ljxpjpjljx]

jetzt Angebot ist begrenzt, so wenden Sie sich bitte etwas Geduld!

 

[kumar_eee]

Ich glaube, es gibt einige Öffnungen für 5 exp Jungs ..nicht sicher Freshers Öffnungen.

 

[manish_1024]

naukri.com & monsterindia.com haben Öffnungen für Freshers in Indien

Suche nach ASIC Arbeitsplätze.

 

[raju3295]

hi kumar_eee,, Sie wissen, welche u comp ist für 5 Jungs

 

[Shelby]

wir sind noch immer rosa Slips ...in den USA, ist

 

[kumar_eee]

Juniper Networks, AMD ..

 

[shitansh]

Hi Kumar

können Sie bitte Informationen im Detail

 

[kumar_eee]

Position: ASIC-Design-Ingenieur

Erfahrung: 6 - 12 JahreJob Summary

* Verantwortlich für Block-Ebene Vollkomfort Chip-Design.

Responsibilities

* Entwicklung von Mikro-Architektur und RTL-Implementierung für ASIC's und Systeme für High-Performance-Networking-Produkte.
* Die Arbeit mit der Durchführung der Prüfungen zu gewährleisten, Ingenieure zum ersten Mal arbeiten Silizium.
* Führen Sie Logik-Synthese und Timing-Analyse.
* Die Arbeit mit den physikalischen Entwurf und Signal-Integrität Teams zu erreichen Zeitpunkt der Schließung gerouteten Netzlisten.Qualifizierung

* Erfordert einen BS / MS EE oder gleichwertig und mindestens 5 Jahre und der ASIC-Design-Erfahrung.
* Starke Verilog, Synopsys DC Erfahrung.
* Must have good communication skills.
* Networking Erfahrung ist sehr wünschenswert, aber nicht erforderlich.

Position: Senior Engineer ASIC-Verifikation

Erfahrung: 6 - 12 JahreJob Summary

* Verantwortlich für die komplette Block / Chip-System-Ebene Prüfung.Responsibilities

* Führen Sie Bestätigungs-ASIC für große, komplexe High-Speed-ASIC's für Juniper's nächste Generation von Netzwerk-Produkten.
* Detaillierte Prüfung Pläne, Block-und System-Level-Prüfständen und Bestätigungs-Umgebungen, eine vollständige Abdeckung zu gewährleisten ersten Arbeitstag Silizium.
* Entwicklung von funktionalen Modellen für System-Ebene die Validierung der Architektur.
* Blei-und ASIC-up-System bringen.
* Müssen Sie knüpfen und zu pflegen Zeitplan.
* Entwicklung Modellierung / Prüfung / Erfassung Methodik.
* Sie arbeiten eng mit den Logik-Designer, Software-Entwickler.
* Mentor Junior Ingenieure mit der Bestätigungs-Flow,
die Strategie.Qualifizierung

* Erfordert einen BS / MS EE oder gleichwertig und mindestens 6 Jahre und der Bestätigungs-ASIC Erfahrung.
* Starke Verilog, SystemC oder C / C , Perl / Shell-Skripten oder Vera Programmierkenntnisse.
* Must have good communication skills.
* Networking Erfahrung ist sehr wünschenswert, aber nicht erforderlich.

Kontakt: shantonu (at) juniper.net

 

[aji_vlsi]

dhruvmpanchal schrieb:

Ich bin so frustriert ... habe ich MS in Elektrotechnik mit ASIC / VLSI und seine seit 4 Monaten und ich havent irgendwelche Anrufe von einem der Unternehmen.Lassen Sie mich wissen, wenn Sie sich Anrufe, wo und wie die Anwendung .. Ich bin Fade der Anwendung jetzt ..