Grundlegende Zweifel Verilog Timing

Erste Anweisung weist den aktuellen Wert von d q nach 5 Zeiteinheiten. Während die zweite Anweisung weist den Wert d nach 5 Einheiten zu Q. Es ist in "Verilog HDL" von samir palintkar erläutert beispielhaft und Timing-Diagramm.
 

Welcome to EDABoard.com

Sponsor

Back
Top