Gated Clock für das Energiesparen

[virgorabbit]

Wie implementiert gated Uhr in SoC für das Energiesparen? Ist die Verriegelung zu sparen für diese Umsetzung?

 

[xuanzhu]

In physikalischen Compiler, können Sie insert_clock_gating Befehl, es zu tun Wenn Ihr Entwurf hat folgende Teil Figur, können Sie Clock-Gating-Technologie verwenden, Energiesparfunktion

Wie Sie sehen, wenn die Freigabe Port 0 (oder 1), die dff Ausgabe wird der ursprüngliche Wert egal, wie viele Taktflanken vergangen zu halten, so können Sie Uhr-enable-Design in der folgenden Abbildung beschrieben zu ersetzen diesem Entwurf um Strom zu sparen

 

[xuanzhu]

Ich denke, die Zukunft Synthesizer wird diese Funktion und einige andere, die jetzt optional integrieren

 

[power-twq]

In dem beiliegenden Dokument hat einige Beschreibung darüber, wie Tor eine Uhr reliablely. [Quote = virgorabbit] Wie implementiert gated Uhr in SoC für das Energiesparen? Ist die Verriegelung zu sparen für diese Umsetzung? [/Quote]

 

[jjww110]

in DC, erste _clock_gating_style, dann erarbeiten design_name-gate_clock

 

[visualart]

u kann den Code schreiben, wie gate_clk = a & clk; der DC Ultra-und PT Zugriff auf das Tor aber die Uhr nicht durch die Mux

 

[gogogo]

Sie können auch Clock-Gating selbst! für exaple: System_Clock = clock & en, wenn en gering wird, wird das System aktuellen Stand zu halten, da keine Uhr ist gesorgt!

 

[dBUGGER]

hallo, nicht immer Gate Uhr like this!. Ihr Design kann ein Opfer von Fehlauslösungen und Skew geworden. Versuchen Sie, die Belastung des D i / p statt Kontrolle mit dem Freigabesignal. Suche auf Google und lesen Sie einige gute pdfs über Gating um die Uhr. Sie werden viele nützliche Informationen dort finden. Mit freundlichen Grüßen