Fragen zum Ablauf eines FET in diesem Entwurf

[MSRA]

Ich habe eine Frage zu 1 ask) nehme ich aus MOSFET, in dem der Drain-Source 10v mit einer Stromquelle in zwischen ihm verbunden ist, sind die Drain-und Gate shorted.then y nicht 10v würde am Gate erscheinen (oder Quelle) , denken Sie daran den Abfluss des FET ist es, eine andere Drain eines anderen fet verbunden. plz dieses Problem zu lösen von mir.

 

[amriths04]

kannst du bitte eine grobe Skizze Darstellung Ihrer Schaltung ..

 

[MSRA]

überprüfen Sie die attachement

 

[amriths04]

hallo ... nach der Schaltung Sie gezeichnet haben, gibt es keinen Kurzschluss zwischen Drain und Gate wie Sie bereits erwähnt hatte. so gibt es kein Mittel, mit denen diese Schaltung wie ein Spiegel wirken könnten, weil wir niemals sagen können, ob die FETs sind wirklich in der Sättigung. (Und ich konnte nicht herausfinden, warum Sie hatte thedrains miteinander verbunden?). falls Sie die Drain zum Gate eines der fet angeschlossen hatte, dann können Sie davon ausgehen, einen Spannungsabfall über dem endlichen Ausgangswiderstand der Stromquelle und damit die gleichen 10 Volt kann nicht an den Toren zu spüren sein. Ich hoffe, ich habe recht mit meinen Argumenten. wenn nicht jemand bitte korrigieren Sie mich.

 

[MSRA]

Leider ursprünglichen Schaltung ist dieses. plz erklären.

 

[diemilio]

Denken Sie daran, dass die Stromquelle würde immer einen Spannungsabfall, so dass die Drain-Spannung 10 V minus der Spannung von der Quelle getrunken werden würde. bye bye diemilio

 

[amriths04]

es ist ein Kaskode Stromspiegel / Quelle. nein, es pflegt, weil einige Spannung über dem endlichen Ausgangswiderstand der Stromquelle, die Sie mit der Drain des ersten FET verbunden sind gesunken sein wird.

 

[maharshi_qis]

hallo .. aus dem Kreislauf u gezogen, ist klar, dass es Gewohnheit actas curr Spiegel .. y bcoz curr Spiegel ve 1 FET als Diode (g, D kurzgeschlossen), so dass es alwz in Sättigung arbeitet .. so fährt er aktuelle und produzieren einige VGS, die b auf andere FET angewendet und wird es auch Laufwerke der gleichen curr.

 

[dhasmana]

Diese ckt wont als Stromspiegel handeln, weil die VGS der zwei Top-NFETs nicht unbedingt cann das gleiche.

 

[dkace]

Vg = Vd das bedeutet, dass bedeutet, dass MOSFET arbeitet ständig an Sättigung. dann I = k / 2 (Vgs-Vt) ^ 2 Durch die Nutzung dieser Konfiguration muss man nur kurz MOSFET die ganze Zeit offen, und Sie haben ein nahezu konstanter Strom durch sie. Es wirken wie eine aktive Last (Widerstand). Wir verwenden diese Topologie, weil: 1. Ist kompakter in Layout-Design als mit einer tatsächlichen Widerstand Gerät. 2. Sie können Spannungsregelung mit dem Ausgang des Widerstands. Ich denke, dass reicht. D.

 

[sonal]

P-Kanal-N-Kanal-JFET MOSFET MOSFET enh dep