fragen Sie nach Referenz-Design von CMOS-HF-Transistor-Layout

[rficlover]

Derzeit mache ich Design auf dem aktuellen verhungert VCO, die eine Reihe von aktuellen Wechselrichtern ist. Ich benutze 2,5 U Breite Finger. Die aktuelle Transistorausgang Layout machen die Zelle nicht kompakt, und die Verbindungen zwischen den Zellen Verzögerung sind zwei lange. Ich möchte wissen, wie der Transistor Layoutgestaltung und wie man sie findet, um die Zusammenschaltung Abstand zu verkürzen, so dass die parasitäre niedriger sein wird. bedankt sich bei allen.

 

[arno_a_boy]

gibt es nützliche und effiziente Software, die Gestaltung der CMOS-Anordnung sind durch Berücksichtigung aller genannten Punkte u. Layout mit der besten Platzierung und effizientesten Routing. HSPICE hat eine solche automatische Layout-Designer, aber nicht sehr grafisch. Früher habe ich protel und OrCAD zu einem gewissen Grad aber HSPICE hat mehr Optionen.

 

[rficlover]

Derzeit bin ich mit Cadence-IC. Ich weiß nicht, wie das Layout von schematischen generieren. Der andere sagte mir, dass ich zu den Transistoren zeichnen und sie und verbinden sie eins nach dem anderen haben. Und ich bin nach der Beratung. Ich bin aber immer noch fehlende Layout Fähigkeiten und wissen nicht, wie das Layout Transistoren effizient und kompakt. Die Bücher über Layout zu tun geben einige Hinweise, jedoch ist es nicht leicht, sich schnell mit den Tipps von den dicken Bücher Also Ich mag würde folgen Sie einfach der Gestaltung einiger erfahrene.

 

[nxing]

Die meisten der weiß, wie man aus Erfahrung. Vielleicht können Sie einige Materialien aus den großen Unternehmen wie IT oder ADI intern zu finden. Die am besten bewerteten Buch für Layout RightNow ist "Die Kunst des Analog-Layout"

 

[chinito]

sieht aus wie Sie Probleme von Interconnect parasitär. Ich hasse es, Ihnen sagen, dieser aber nicht finden können ein Buch, das lehren Sie diese Dinge. Es ist eine Funktion der Zeit. Früher habe ich bei Layout selbst saugen aber mit der Zeit bekam ich besser. Ich nahm eine lange Zeit zu lernen, weil mein geometrischen Sinne ist wirklich schlecht. Wenn ich es mit der Zeit lernen können, so können Sie. Einfach immer wieder versuchen auf unterschiedliche Weise und extrahieren Sie sie und finden die Weise kann man einige aF von parasitären Kappen zu retten!

 

[beabroad]

Ich finde, dass die Funktion Auszug aus dem Virtuoso kann nicht entpacken Sie die parasitären von R und C gleichzeitig, auch sie kann nicht entpacken Sie die L. Ich mag wissen, wie Sie den vollständigen parasitären, einschließlich der Zusammenschaltung Metall Linien-Extrakt (wäre es sollte die Übertragung Linie behandelt werden).

 

[kisspig_84630]

brauche es, danke!!

 

[jecyhale]

[Quote = rficlover] gegenwärtig ich tue Design auf dem aktuellen verhungert VCO, die eine Reihe von aktuellen Wechselrichtern ist. Ich benutze 2,5 U Breite Finger. Die aktuelle Transistorausgang Layout machen die Zelle nicht kompakt, und die Verbindungen zwischen den Zellen Verzögerung sind zwei lange. Ich möchte wissen, wie der Transistor Layoutgestaltung und wie man sie findet, um die Zusammenschaltung Abstand zu verkürzen, so dass die parasitäre niedriger sein wird. bedankt sich bei allen. [/quote] Siehe TSMC Pcell, können Sie es finden.

 

[jbeniston]

[Quote = rficlover] Derzeit bin ich mit Cadence-IC. Ich weiß nicht, wie das Layout von schematischen generieren. [/Quote] In der schematischen Editor tun Tools / Design Synthese / Layout XL In der Layout-Fenster, Design / Gen aus dem Quellcode Sie nur dann müssen wir die Komponenten und Route zu platzieren. [Size = 2] [color = # 999999] nach 52 Sekunden hinzugefügt: [/color] [/size] [quote = beabroad] Ich finde, dass die Funktion Auszug aus dem Virtuoso kann nicht entpacken Sie die parasitären von R und C an der gleichen Zeit, auch sie kann nicht entpacken Sie die L. Ich mag wissen, wie Sie den vollständigen parasitären, einschließlich der Zusammenschaltung Metall-Linien (es sollte als Übertragungsleitung behandelt werden) extrahieren möchten. [/quote] Sie können sollte. Sind Sie mit Assura? Eine der Optionen können Sie festlegen, um RCL zu extrahieren.