Fragen hinsichtlich der Drop-out-Spannung einer DC-Regler

R

rickmhusa

Guest
Hallo, Häufig haben wir Papiere Zustand finden Sie in der Drop-out-Spannung eines Reglers ist 200mV bei Iout (max) = 100mA. Wenn ich es richtig verstehe, bedeutet es, die Vds (sat) des Leistungs-MOS (nehmen wir an, ein PMOS-Power-MOS verwendet wird) ist 200mV. Auch | Vgs | - | V. | = Vov des Leistungs-MOS ist nahezu gleich 200mV bei Ia = 100mA. Bin ich richtig? Wenn ja, wann Iout = 0, wird der Vov des Leistungs-MOS sehr klein sein. In der Tat kann es in einem Sub-Threshold-Region sein, da das Gerät groß ist und Iout ist klein. Wenn die Power-MOS ist in der Sub-Threshold-Region, wie der Regler regelt die Ausgabe als Iout = 0? Ich interessiere mich für das Design eines Low-Drop-out-Regler, und ich bin nur ein Anfänger. Vielleicht jemand, der Experte auf diesem Gebiet ist, kann mir helfen. Dank alots.
 
Hallo smd_lover, Vielen Dank für Ihre Antwort. Ich möchte bestätigen, dass ich Ihre Antwort richtig verstanden habe. Wenn die Power-MOS geht in den linearen Bereich (für eine MOS) oder in den Sub-Threshold-Region (cut-off region), wenn Iout = 0, es noch in Ordnung sein wird mit einer groß genug Ausgangskapazität. Bin ich richtig?
 
Ja, das ist die Ausgangsspannung zu niedrig ist, wird es Strom durch den MOSFET in die Ausgangs-Kondensator. Spannung steigt bis zum Sollwert, dann ist die Feedback-Schleife wird das gs-Spannung des MOSFET auf Null zu senken. Kein Strom fließt und die Kondensatorspannung wird bei diesem Wert bleiben.
 
Hallo smd_lover, Noch einmal vielen Dank für Ihre Antwort und Patienten. Ich glaube, ich habe Ihren Standpunkt dieser Zeit. Bascially, wenn Iout steigt 0A bis 100mA Form wird die Vgs des PMOS Macht Gerät zu erhöhen, um den Stromfluss durch das Gerät zu erhöhen. Allerdings, wenn Iout von 100mA bis 0A sinkt, verringert sich die Vgs des Gerätes, um zum Ausschalten des PMOS. Auch aufgrund der großen Ausgangskapazität, wird die Ausgangsspannung auf diesem Wert bleiben. Bin ich richtig? Thanks a lot.
 
Die Schaukel von linearen zu gesättigten Betrieb in MOS ist eine Herausforderung für Loop-Stabilisierung, aber die Menschen damit umgehen (durch Kombination von Innen-Design und externe Komponente-Auswahl). Einige LDOs fügen Sie einen Shunt-Gerät, mit dem ausgelaufenes / Licht Lastregelung Fragen, auf Kosten der Effizienz zu erledigen.
 
Hallo, Häufig haben wir Papiere Zustand finden Sie in der Drop-out-Spannung eines Reglers ist 200mV bei Iout (max) = 100mA. Wenn ich es richtig verstehe, bedeutet es, die Vds (sat) des Leistungs-MOS (nehmen wir an, ein PMOS-Power-MOS verwendet wird) ist 200mV. Auch | Vgs | - | V. | = Vov des Leistungs-MOS ist nahezu gleich 200mV bei Ia = 100mA. Bin ich richtig? Wenn ja, wann Iout = 0, wird der Vov des Leistungs-MOS sehr klein sein. In der Tat kann es in einem Sub-Threshold-Region sein, da das Gerät groß ist und Iout ist klein. Wenn die Power-MOS ist in der Sub-Threshold-Region, wie der Regler regelt die Ausgabe als Iout = 0? Ich interessiere mich für das Design eines Low-Drop-out-Regler, und ich bin nur ein Anfänger. Vielleicht jemand, der Experte auf diesem Gebiet ist, kann mir helfen. Dank alots.
 
Hallo smd_lover, Vielen Dank für Ihre Antwort. Ich möchte bestätigen, dass ich Ihre Antwort richtig verstanden habe. Wenn die Power-MOS geht in den linearen Bereich (für eine MOS) oder in den Sub-Threshold-Region (cut-off region), wenn Iout = 0, es noch in Ordnung sein wird mit einer groß genug Ausgangskapazität. Bin ich richtig?
 
Ja, das ist die Ausgangsspannung zu niedrig ist, wird es Strom durch den MOSFET in die Ausgangs-Kondensator. Spannung steigt bis zum Sollwert, dann ist die Feedback-Schleife wird das gs-Spannung des MOSFET auf Null zu senken. Kein Strom fließt und die Kondensatorspannung wird bei diesem Wert bleiben.
 
Hallo smd_lover, Noch einmal vielen Dank für Ihre Antwort und Patienten. Ich glaube, ich habe Ihren Standpunkt dieser Zeit. Bascially, wenn Iout steigt 0A bis 100mA Form wird die Vgs des PMOS Macht Gerät zu erhöhen, um den Stromfluss durch das Gerät zu erhöhen. Allerdings, wenn Iout von 100mA bis 0A sinkt, verringert sich die Vgs des Gerätes, um zum Ausschalten des PMOS. Auch aufgrund der großen Ausgangskapazität, wird die Ausgangsspannung auf diesem Wert bleiben. Bin ich richtig? Thanks a lot.
 
Die Schaukel von linearen zu gesättigten Betrieb in MOS ist eine Herausforderung für Loop-Stabilisierung, aber die Menschen damit umgehen (durch Kombination von Innen-Design und externe Komponente-Auswahl). Einige LDOs fügen Sie einen Shunt-Gerät, mit dem ausgelaufenes / Licht Lastregelung Fragen, auf Kosten der Effizienz zu erledigen.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top