C
chemaphy
Guest
Hallo allerseits, ich habe gerade eine 8-Bit-Falten-Interpolation ADC entwickelt. Wenn ich meine ADC simulieren, kann ich nicht auf 8-Bit der Auflösung zu erhalten. Die SNR, dass ich aus dem Leistungsspektrum bekam nur-30dB. Der Geräuschpegel ist bei-40dB. Gibt es eine Technik, die ich nutzen, um den Geräuschpegel in der ADC senken kann. Kann jemand, der Erfahrung mit Falt-Interpolation ADC lassen Sie mich wissen, welcher Teil der ADC tragen solche eine hohe Lärm? Thanks, chemaphy