Erste gute Anpassung in gefalteten Kaskode OpAmp Offset

[shock369]

Hallo, Kann mir jemand erklären, wie Design Breite und Länge des Transistors in dieser Topologie oder-Verhältnis (W / L) des Transistors in Differentialpaare und Spiegel, um eine gute Anpassung ausgeglichen. Ziel des Designs: Design der geringen Offset (max. 5 mV) der Schiene auf die Schiene Operationsverstärker in CMOS-Technologie. OpAmp für die Messung werden verwenden. Vdd = 5V Mim. Länge 0,7 &mgr; Dank

 

[DenisMark]

Siehe mein Beitrag und Referenz-Links auf: http://www.edaboard.com/viewtopic.php?t=286401&highlight = Die besten Fall für den Abgleich ist diff. Paar-und Kaskode mosts arbeiten in schwacher Inversion Region und Spiegel mosts arbeiten in starken Inversion Region. Seien Sie Vorsicht bei Rail-to-Rail-Eingang, weil Offset-Spannung mit Eingang common mode Spannung verändern wird.

 

[shock369]

Ich bin Anfänger in Analog IC Design. Diese Materialien ist sehr schwer zu verstehen. Bis heute denke, dass alle Transistors in OpAmp muss in Sättigungsbereich arbeiten. Wenn diff. Paar Transistoren arbeiten in schwacher Inversion Region werden Gm opapm klein?

 

[zyyang]

Ich denke, der Offset ist der gleiche wie der Lärm, sondern auch für R2R opamp, das Eingangspaar kann NMOS-oder PMOS oder beides sein, so dass die Offset-Spannung nicht linear ist, können Sie den folgenden Text beziehen sich

 

[shock369]

Dass ich Mast zu tun, um strukturelle in dieser Konfiguration Offset zu vermeiden? Welche Transistors bestimmen strukturelle Verschiebung a, wie eine beseitigen.

 

[DenisMark]

"Strukturellen offset"? Ich weiß nur, systematische und zufällige Offset, was u bedeuten? MOST können in cut-off, Triode, Sättigung, Aufteilung Regionen tätig. Während Sättigung kann es zu schwach, mäßig und stark Inversion Ebene tätig sind. Die Steilheit Wirksamkeit hat Maximum bei schwacher Inversion Ebene. Das Schlüsselwort für ein besseres Verständnis dieser ist "Gm / Id-Methodik". Lesen Sie dieses: http://www.edaboard.com/viewtopic.php?t=171318&highlight=cad+methodology+optimizing suchen 1212king.pdf auf http://www.edaboard. com / viewtopic.php? p = 651757 # 651757 http://www.edaboard.com/viewtopic.php?p=762910 # 762910 Unter der Annahme, Schwellenspannung mismatch als wichtigste Quelle eine nachweisen kann, dass sigma (Vos) ^ 2 = sigma (VthDiffPair) ^ 2 + sigma (VthMirrorMOSTs) ^ 2 * (GmMirrorMOST / GmDiffPair) ^ 2 Deshalb ist besser, Steilheit der Unterschied zu erhöhen. Paar MOSTSs bezüglich Spiegelung mosts. Mismatch von Kaskodetransistoren hat einen vernachlässigbaren Effekt auf Offset (falls Spiegel mosts genug RDS). Wenn u Fragen haben, ist es einfach, schicken Sie mir Nachricht. Ich bin kein in der Lage, bei der Arbeit zu besprechen.

 

[shock369]

Ich habe ein Problem whitch tranzistors Modelle unterstützen Matching Analyse tranzistors die Würze in schwacher Inversion?