P
picko_again
Guest
Ich weiß, dass dies eine häufig gestellte Frage, aber ich habe gesucht für eine ähnliche Frage vor und ich could'nt der Fall, so ist die Frage: Was genau ist die Funktion der Empfindlichkeit Liste eines Prozesses in VHDL? ... Ich weiß, dass ein Verfahren mit einer Sensitivität Liste wird einmal während der Simulation und ausgeführt und dann angehalten werden, bis ein Signal in der Empfindlichkeit Liste ändert .. aber ich habe ein einfaches Stück Code mit und ohne den Prozess der Empfindlichkeit Liste und das Ergebnis ist das gleiche Schema synthetisiert! so wollte ich wissen, was die Empfindlichkeit Liste Änderungen an der Strecke Ebene ..