? einfaches CPLD, bestimmte Firma bevorzugen?

[J.Oppermann]

Ich hab mich nun die "isp CPLD" für mich herausgesucht, nur weiß ich einfach nicht für
welche Firma ich mich entscheiden soll?! Mein privates Projekt hat da keine extravaganten
Anforderungen und einer von diesen 32 Macrocell CPLD's wird's wohl locker tun.

Ich hab ein isp Buch, das sich auf Lattice bezieht.
Reichelt scheint fast nur Lattice zu haben, Segor hat Altera und Xilinx.

Da ich bis dato noch nicht die geringste Erfahrung mit diesen Teilen hab, kann mir jmd
einen Tipp geben, wonach ich die aussuchen sollte? Ich meine ich hab als "privater" weder
große Abnahmen, noch Langzeit-Beschaffungs-Bedarf, noch besondere
Konstruktions-Anforderungen. Argumente wären Größe (PLCC44), 5V und Preis, aber mit etwa
5-10 Euronen nehmen die sich ja in der "32 MC Klasse" nicht allzuviel.

*ratlos-sei* Danke

 

[Ulrich Prinz]

J.Oppermann wrote:

Ich hab mich nun die "isp CPLD" für mich herausgesucht, nur weiß ich
einfach nicht für welche Firma ich mich entscheiden soll?! Mein privates
Projekt hat da keine extravaganten Anforderungen und einer von diesen 32
Macrocell CPLD's wird's wohl locker tun.

Ich hab ein isp Buch, das sich auf Lattice bezieht.
Reichelt scheint fast nur Lattice zu haben, Segor hat Altera und Xilinx.

Also da wirst Du jetzt von jedem, der einen Hersteller einsetzt hören,

dass er diesen gut findet. Die CPLDs tun sich gegenseitig nicht wirklich
viel. Auch bietet jeder Hersteller inzwischen auf seine Produkte
beschränkte freie Entwicklungstools, also ist da auch kein großer
Unterschied auszumachen.
Mit den Anforderungen von 32MCs bist Du in einer Klasse, die bislang
fast PALs erschlagen haben.

Ich persönlich verwende Xilinx, bei den CPLDs sind es die 9572er, die
durch das praktische PLCC Gehäuse und 72 MCs überzeugt haben. Dazu
bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum ich
bei Xilinx eingestiegen bin.

Bislang haben aber alle CPLDs eine gemeinsame Krankeit. Es gibt sehr
wenig Auswahl an Typen mit wenig Pinnen und vielen MCs. Bei den FPGAs
ist es ebenso. Im PLCC ist fast nix zu finden und BGA will man als
Hobbyist nicht wirklich löten. Ich suche immer noch nach einem CPLD mit
200-400MCs im PDIP20 oder PLCC44. Wenn Du da was findest

Gruß,

--
Ulrich Prinz
----------------------------------------------------
"But befor you connect, be advised:
you are plugging into the supply from hell."
Datasheet LTC1625, Automotive Considerations, Linear Tech.

 

[J.Oppermann]

Ulrich Prinz wrote:

Also da wirst Du jetzt von jedem, der einen Hersteller einsetzt hören,
dass er diesen gut findet. Die CPLDs tun sich gegenseitig nicht wirklich
viel. Auch bietet jeder Hersteller inzwischen auf seine Produkte
beschränkte freie Entwicklungstools, also ist da auch kein großer
Unterschied auszumachen.

das ist doch auch schon eine Information

Ich persönlich verwende Xilinx, bei den CPLDs sind es die 9572er, die
durch das praktische PLCC Gehäuse und 72 MCs überzeugt haben. Dazu

also hab ich jetzt 3 x 2 zur Auswahl

bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum ich
bei Xilinx eingestiegen bin.

soll das Lattice nicht auch haben?

Hobbyist nicht wirklich löten. Ich suche immer noch nach einem CPLD mit
200-400MCs im PDIP20 oder PLCC44. Wenn Du da was findest

ob ich jemals bis in diese Dimensionen kommen werde? (;

Danke

 

[Ulrich Prinz]

J.Oppermann wrote:

Ulrich Prinz wrote:

[...]

Ich persönlich verwende Xilinx, bei den CPLDs sind es die 9572er, die
durch das praktische PLCC Gehäuse und 72 MCs überzeugt haben. Dazu


also hab ich jetzt 3 x 2 zur Auswahl

bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum
ich bei Xilinx eingestiegen bin.


soll das Lattice nicht auch haben?

Ich weiß es nicht. Ich muss gestehen, dass ich die Entwicklungstools der
anderen Firmen nicht weiter verfolgt habe, nachdem für mich einer
feststand. Am Anfang war ohnehin einarbeiten angesagt und
erfreulicherweise hat Xilinx an der Stabilität des Schaltplaneditors
noch einiges getan, so daß man damit jetzt so gut arbeiten kann, dass
man für kleine Sachen garkein VHDL braucht.

Hobbyist nicht wirklich löten. Ich suche immer noch nach einem CPLD
mit 200-400MCs im PDIP20 oder PLCC44. Wenn Du da was findest


ob ich jemals bis in diese Dimensionen kommen werde? (;

Das geht schnell. Ich wollte in einem PLCC lediglich Adressdekodierung
und die Timer eines Z80CTC unterbringen. Das sind also 4
Adressleitungen, 4 abgehende /CE Leitungen, und 4 Timer Leitungen. Dazu
noch ein Takteingang, /WE, /RD und /IOSEL, das wars. Da die Timer aber
schon 4 Byte pro Kanal benötigen, bin ich schon bei 128 MCs. Da nützt es
auch nix, dass man beim Xilinx Output und MC trennen kann, also als
Buried Registers verwenden kann.

Jetzt auf ein FPGA zu wechseln... Ich weiß nicht. Aber auch da ist es
eben wieder so, dass die Hersteller meinen, wenn man viele Funktionen
unterbringen will, dann braucht man auch viele I/Os.

Gruß

--
Ulrich Prinz
----------------------------------------------------
"But befor you connect, be advised:
you are plugging into the supply from hell."
Datasheet LTC1625, Automotive Considerations, Linear Tech.

 

[Juergen Klein]

"J.Oppermann" <my@privacy.net> schrieb:

bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum ich
bei Xilinx eingestiegen bin.

soll das Lattice nicht auch haben?

Die "freie" Version ist Laufzeitbegrenzt.

Gruß
Jürgen

--
Advertisement to this mail address is prohibited!
Mailadress: juergen AT ek-p DOT de

 

[Marc Keller]

"J.Oppermann" <my@privacy.net> schrieb

bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum ich
bei Xilinx eingestiegen bin.

soll das Lattice nicht auch haben?

Doch doch ....
Der Lattice ispLEVER hat auch alles was das LOgik-Herz begehrt.
Sowohl Abel und VHDL geht, wie auch die Eingabe per Schaltplan
Hab selbst mal für so nen Test ein süßes kleines GAL programmiert
mit einem einfachen Schieberegister.
Auch in der letzten Version 3.0 die ich runter geladen habe waren sowohl die
alten GALs als auch die älteren CPLDs der 10xx Reihe (1016, 1024 u. 1032)
noch drin.


by Marc

 

[Marc Keller]

"Juergen Klein" <juergen@ek-p.de> schrieb im Newsbeitrag
news:4biduvg0caspo29v824pf1nl7la20cbidg@4ax.com...

"J.Oppermann" <my@privacy.net> schrieb:

bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum ich
bei Xilinx eingestiegen bin.

soll das Lattice nicht auch haben?

Die "freie" Version ist Laufzeitbegrenzt.

Man kann es sich aber immer wieder freischalten....
Wobei ein kleiner Pferdefuß bleihbt dabei immer, denn wenn es sich
Lattice mal anders überlegt siehts düster aus.
Allerdings wäre es selten dämlich wenn sie das machen würden.
Die schießen sich ja damit sonst ins eigene Knie :-(

Die wollen halt nur wissen wie viele Leute das Zeug nicht nur runterladen
sondern auch benutzen

cu Marc

 

[Bertram Geiger]

Marc Keller wrote:

"J.Oppermann" <my@privacy.net> schrieb

bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum ich
bei Xilinx eingestiegen bin.

soll das Lattice nicht auch haben?


Doch doch ....
Der Lattice ispLEVER hat auch alles was das LOgik-Herz begehrt.
Sowohl Abel und VHDL geht, wie auch die Eingabe per Schaltplan
Hab selbst mal für so nen Test ein süßes kleines GAL programmiert
mit einem einfachen Schieberegister.
Auch in der letzten Version 3.0 die ich runter geladen habe waren sowohl die
alten GALs als auch die älteren CPLDs der 10xx Reihe (1016, 1024 u. 1032)
noch drin.

ISP Lever und Webpack sind ziemlich ähnlich (verwandt ?), ein
Umstieg fällt also leicht.
Die letzte Version von Webpack unterstützt aber kein Win98 mehr.
Die Downloadkabel sind auch _fast_ ident und leicht nachzubauen.

mfg Bertram


--

Bertram Geiger, Graz - AUSTRIA
Private Mail: remove the letters "b a d" from my reply address

 

[Uwe Bonnes]

Marc Keller <marc.keller1@gmx.de> wrote:

....
: Man kann es sich aber immer wieder freischalten....
: Wobei ein kleiner Pferdefu? bleihbt dabei immer, denn wenn es sich
: Lattice mal anders ?berlegt siehts d?ster aus.
: Allerdings w?re es selten d?mlich wenn sie das machen w?rden.
: Die schie?en sich ja damit sonst ins eigene Knie :-(

: Die wollen halt nur wissen wie viele Leute das Zeug nicht nur runterladen
: sondern auch benutzen

Teilweise sind die Programme zugekauft, und dann muss Lattice fuer jede
Verlaengerung Geld abdruecken...

--
Uwe Bonnes bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik Schlossgartenstrasse 9 64289 Darmstadt
--------- Tel. 06151 162516 -------- Fax. 06151 164321 ----------

 

[Marc Keller]

"Uwe Bonnes" <bon@elektron.ikp.physik.tu-darmstadt.de> schrieb im
Newsbeitrag news:bs6l0t$3h3$1@news.tu-darmstadt.de...

Bertram Geiger <badnews_geiger@aon.at> wrote:
...
: Die letzte Version von Webpack unterstützt aber kein Win98 mehr.
: Die Downloadkabel sind auch _fast_ ident und leicht nachzubauen.

Webpack 5.2 laueft definitiv nicht unter Win98. Von 6.1 gibt es dagegen
Erfolgsberichte, auch wenn Win98 nicht ioffiziell unterstuetzt wird.

Kann ich bestätigen.
Habs mal aus versehen installiert.
Die 5.x lief nicht (startete nicht mal) die 6.x lies sich starten.
Ich hab aber um sicher zu gehen meine Kiste auf XPerimental umgestellt.
Das ist ja für ein M$ System erstaunlich stabil !??!!??

Da mehrkt man mal wieder was 15 Jahre (oder ehr) Erfahrugen mit
Systemabstürzen
so alles ausmachen können

cu M.

 

[Uwe Bonnes]

Bertram Geiger <badnews_geiger@aon.at> wrote:
....
: Die letzte Version von Webpack unterstützt aber kein Win98 mehr.
: Die Downloadkabel sind auch _fast_ ident und leicht nachzubauen.

Webpack 5.2 laueft definitiv nicht unter Win98. Von 6.1 gibt es dagegen
Erfolgsberichte, auch wenn Win98 nicht ioffiziell unterstuetzt wird.

Bye
--
Uwe Bonnes bon@elektron.ikp.physik.tu-darmstadt.de

Institut fuer Kernphysik Schlossgartenstrasse 9 64289 Darmstadt
--------- Tel. 06151 162516 -------- Fax. 06151 164321 ----------

 

[Matthias Weingart]

Ulrich Prinz <uprinz2@netscape.net> wrote in
news:bs6ds8$59a$03$1@news.t-online.com:

Hobbyist nicht wirklich löten. Ich suche immer noch nach einem
CPLD mit 200-400MCs im PDIP20 oder PLCC44. Wenn Du da was
findest

Jetzt auf ein FPGA zu wechseln... Ich weiß nicht. Aber auch da ist
es eben wieder so, dass die Hersteller meinen, wenn man viele
Funktionen unterbringen will, dann braucht man auch viele I/Os.

Das stimmt, ich vermisse auch solche "seriellen" PLD's. Also welche,
die nur wenige Ports haben, aber trotzdem viele MCs und recht flink
sind.
Aber vermutlich werden für solche Zwecke dann Microcontroller verwendet
und die FPGA's usw. werden wirklich nur für hohe Geschwindigkeiten
benötigt, die dann auch massive Parallelität (und viele Pins)
erfordern. Diese kleine Lücke zwischen Microcontroller und Highspeed
PLD (mit vielen Pins) lohnt sich wohl nicht zu füllen.

M.
--
Bitte auf mwnews2@pentax.boerde.de antworten.

 

[Bertram Geiger]

Uwe Bonnes wrote:

Bertram Geiger <badnews_geiger@aon.at> wrote:
...
: Die letzte Version von Webpack unterstützt aber kein Win98 mehr.
: Die Downloadkabel sind auch _fast_ ident und leicht nachzubauen.

Webpack 5.2 laueft definitiv nicht unter Win98. Von 6.1 gibt es dagegen
Erfolgsberichte, auch wenn Win98 nicht ioffiziell unterstuetzt wird.

vielleicht noch von Interesse:

Wir verwenden immer noch die V 3.2 zufriedenstellend für XC95xxx
Xilinx hält löblicherweise auch die älteren versionenh zum
Download bereit.

mfg Bertram



--

Bertram Geiger, Graz - AUSTRIA
Private Mail: remove the letters "b a d" from my reply address

 

[Andreas Schwarz]

Marc Keller wrote:

"J.Oppermann" <my@privacy.net> schrieb
bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum ich
bei Xilinx eingestiegen bin.

soll das Lattice nicht auch haben?

Doch doch ....
Der Lattice ispLEVER hat auch alles was das LOgik-Herz begehrt.

Unterstützt aber die ispLSI1000 und 2000-Serie nicht mehr.

 

[Marc Keller]

"Andreas Schwarz" <usenet@andreas-s.net> schrieb im Newsbeitrag
news:slrnbuetnc.fnt.usenet@213-203-244-47.kunde.vdserver.de...

Marc Keller wrote:

"J.Oppermann" <my@privacy.net> schrieb
bietet das freie Entwicklungstool von Xilinx eine für Umsteiger und
Einsteiger praktische Programmiermöglichkeit. Man kann in einem
Schalplaneditor die Logik als reinen Schaltplan eingeben ohne sich
gleich voll in VHDL einarbeiten zu müssen. Das war der Grund, warum
ich
bei Xilinx eingestiegen bin.

soll das Lattice nicht auch haben?

Doch doch ....
Der Lattice ispLEVER hat auch alles was das LOgik-Herz begehrt.

Unterstützt aber die ispLSI1000 und 2000-Serie nicht mehr.

He?
Ich hab die 3.0 Version und da sind die 1k und 1k Devices noch drin!!!
Wär ja schlimm wennmeine 1016, 1024 und 1032 nun nicht mehr
zu gebrauchen wären.
Welche Version benutzt du denn ?

Also in meiner ist alles noch wie gehabt.
GALs und auch die 1k ist drin!

cu Marc

 

[Marc Keller]

"Andreas Schwarz" <usenet@andreas-s.net>

"J.Oppermann" <my@privacy.net> schrieb
Doch doch ....
Der Lattice ispLEVER hat auch alles was das LOgik-Herz begehrt.

Unterstützt aber die ispLSI1000 und 2000-Serie nicht mehr.

He?
Also ich hab die 3.x Versiond rauf und die hat alten GALs, und auch die
1k und 2k Devices drin!
Geht alles wie gehabt!

Was für ne Version hast du denn ????

cu Marc

 

[Ulrich Prinz]

Matthias Weingart wrote:

Ulrich Prinz <uprinz2@netscape.net> wrote in
news:bs6ds8$59a$03$1@news.t-online.com:



Hobbyist nicht wirklich löten. Ich suche immer noch nach einem
CPLD mit 200-400MCs im PDIP20 oder PLCC44. Wenn Du da was
findest


Jetzt auf ein FPGA zu wechseln... Ich weiß nicht. Aber auch da ist
es eben wieder so, dass die Hersteller meinen, wenn man viele
Funktionen unterbringen will, dann braucht man auch viele I/Os.


Das stimmt, ich vermisse auch solche "seriellen" PLD's. Also welche,
die nur wenige Ports haben, aber trotzdem viele MCs und recht flink
sind.
Aber vermutlich werden für solche Zwecke dann Microcontroller verwendet
und die FPGA's usw. werden wirklich nur für hohe Geschwindigkeiten
benötigt, die dann auch massive Parallelität (und viele Pins)
erfordern. Diese kleine Lücke zwischen Microcontroller und Highspeed
PLD (mit vielen Pins) lohnt sich wohl nicht zu füllen.

M.
Tja, dabei ist das wirklich eine Marktlücke. Ich bräuchte einen

seriellen Baustein, der 14-Bit Worte verarbeiten kann. An sonsten müßte
er sich identisch zu einem UART ohne FIFO verhalten. Ich habe alles
versucht, aber mit einem 72MC CPLD ist das nicht zu machen. Aber ich
kann auch keinem erklären, warum ich dazu ein Fladen von 68-Pol PLCC auf
die Platine kleben soll und dann passen in dessen ca 140MCs immer noch
nicht die Timer mit rein.
Ausnamsweise konnte ich bei diesem Projekt deswegen auf einen AT8515
ausweichen, der bei den geforderten Bitraten das ganze in Software
machen kann. Das gelbe vom Ei ist das aber nicht. Es wiedersprach den
Vorgaben aber wurde aufgrund der o.g. Problematik akzeptiert, aber auch
erst, nach dem es längere Zeit wirklich gelaufen ist.
Ist sozusagen ein politisches oder Ideologisches Problem gewesen, auch
wenn ich von meiner Lösung überzeugt war und bin.

Gruß

--
Ulrich Prinz
----------------------------------------------------
"But befor you connect, be advised:
you are plugging into the supply from hell."
Datasheet LTC1625, Automotive Considerations, Linear Tech.

 

[Marc Keller]

"Ulrich Prinz" <uprinz2@netscape.net> schrieb

Tja, dabei ist das wirklich eine Marktlücke. Ich bräuchte einen
seriellen Baustein, der 14-Bit Worte verarbeiten kann. An sonsten müßte
er sich identisch zu einem UART ohne FIFO verhalten. Ich habe alles
versucht, aber mit einem 72MC CPLD ist das nicht zu machen. Aber ich
kann auch keinem erklären, warum ich dazu ein Fladen von 68-Pol PLCC auf
die Platine kleben soll und dann passen in dessen ca 140MCs immer noch
nicht die Timer mit rein.

Ist das nicht schon ein Fall für'n FPGA ?

cu M.

 

[Günther Dietrich]

"Marc Keller" <marc.keller1@gmx.de> wrote:

seriellen Baustein, der 14-Bit Worte verarbeiten kann. An sonsten müßte
er sich identisch zu einem UART ohne FIFO verhalten. Ich habe alles
versucht, aber mit einem 72MC CPLD ist das nicht zu machen. Aber ich
kann auch keinem erklären, warum ich dazu ein Fladen von 68-Pol PLCC auf
die Platine kleben soll und dann passen in dessen ca 140MCs immer noch
nicht die Timer mit rein.


Ist das nicht schon ein Fall für'n FPGA ?

Auch die gibt es kaum mit vielen Gatter-Äquivalenten und wenig Pins.
Außerdem müsste man daneben noch ein EEPROM oder ein FLASH kleben, was
nochmals Fläche und Pins kostet.



Grüße,

Günther

 

[Marc Keller]

"Günther Dietrich" <guenther_dietrich@despammed.com> schrieb

Ist das nicht schon ein Fall für'n FPGA ?

Auch die gibt es kaum mit vielen Gatter-Äquivalenten und wenig Pins.
Außerdem müsste man daneben noch ein EEPROM oder ein FLASH kleben, was
nochmals Fläche und Pins kostet.

Klar, aber es gibt doch auch FPGAs die man einmal brennen kann und
die dann ihre Konfig behalten wie EPROMS z.b.
Allerdings hast du mit der Tatsache recht, das die dann vmtl.
noch mehr pins haben wie die CPLDs.

Was hast du eigentlich genau vor?
Kenne nur wenige die es schaffen die Dinger bis an die Grenze
zu "benutzen"

cu Marc