DSP-Algorithmen, um FPGA-Design-Flow ...

[HighTechEE]

Hallo an alle, habe jemand Erfahrung / einen Favoriten EDA-Tool, um DSP-Algorithmen in FPGA-Design-Flow zu nehmen? Mein Design-Flow wird Matlab Modellierung der Algorithmen erzeugen dann möchte eine synthetisierbaren HDL-Code (vorzugsweise VHDL) als Ergebnis erzeugen. Die Optionen erscheinen: 1. Handkurbel aus dem VHDL Brute-Force, con - schwierig / zeitaufwendig. 2. Generate 'C' Code über die Algorithmen, führen Sie dann, dass durch ein Werkzeug, um VHDL erzeugen, con - C-Code nicht um Parallelität und Pipelining sehr gut eignen. 3. Verwenden Sie ein 3rd-Party-Tool, das Matlab m-Code nehmen würde und gehen Sie direkt zu HDL zur Synthese, con -.! Möglicherweise nicht vorhanden ... Vielen Dank im Voraus für Ihre Antworten, HighTechEE

 

[eltonjohn]

Ein Fluss von FPGA-Design von DSP-Block ist eine MATLAB-Compiler erzeugen kann SYTHETIZABLE VHDL-Code verwenden. wie ACCELFPGA. Aber da nicht alle MATLAB-Funktionen extern und MATLAB-Code ist verfügbar, müssen Sie einige Bibliotheken kaufen .. und dieses Produkt wird nicht sehr alt .. viele Funktionen fehlen, ... Aber die typischen DSP-Funktionen sind gut zu präsentieren .. Dies ist für mich der beste Weg, DSP-Blöcke von MATLAB und Simulink Design .. Jetzt gibt es einen NES-Umgebung namens Symplicity DSP. I havent mit ihm gespielt hat. Ich bin in den Prozess der Installation für die Auswertung ..

 

[ahmadagha23]

Hallo, wo finde ich Testversion von symplicityDSP?

 

[ljkong]

vielleicht kannst du schreiben Sie Ihre Algorithmen in C-Code. dann können Sie Catapult C Synthesis von Mentor nutzen, um c zu hdl übertragen. das ist die andere Lösung. Ich habe die von diesem Tool einführen geschrieben. Sie suchen können es.

 

[dewdrop]

Wenn Sie mit Altera FPGA sind, können Sie mit dem DSP-Builder, die Matlab-Design in RTL umwandeln können.