Downloading Problem in ACTEL FPGA

[vinod_g]

Hallo, ich bin zu sehen ein besonderes Problem, wenn ich den Code Dumping in ACTEL FPGA. Einige Male wird der Code nicht richtig funktioniert. Aber als ich und kompilieren Deponie in FPGA ohne Änderungen im Code, kann es funktionieren. Warum dieses Problem auftritt? Beim Auftreten welche Maßnahmen müssen wir berücksichtigen. Mein Design ist rund 93% der FPGA einnehmen.

 

[muni123]

Begrenzen Sie die Design-Belegung auf 75% des Gerätes, so dass Sie eine Lösung für Ihr Problem finden können. Else wählen Sie ein anderes Gerät.

 

[mmarco76]

Es scheint einen klaren Zeitplan Probleme auf einigen Teil. Achten Sie darauf, angesichts all der Einschränkung die Sie benötigen. Von dem, was Sie sagen, es scheint, dass manchmal, wie das Design ist Ihr Timing fit sind ok und so funktioniert es, aber auch andere Mal, wenn sie scheitern. Die muni Beratung noch nett sein, denn mit 93% das Gerät, um sicher zu sein, dass Sie nicht zu viel von der Gestaltung in einer künftigen Änderung habe (aber wie Sie wissen Zukunft ist immer ein Fragezeichen ..)