Digitalfilterausgabe Quantisierung

[91divine]

Jungs, die ich haben ein VHDL-Code für ein digitales Filter 4. Ordnung entworfen. Es müssen 10-Bit-Eingang von einem ADC und es sollte 10bit Ausgang geben. Aber der Simulator zeigt eine Fehlermeldung, dass die Ausgabe sollte 20bit (doppelte der Eingang). Kann jemand mir helfen in der Quantisierung von 20bit auf 10bit-Ausgang für meine weitere Anwendungen. Ich habe den Filter in Abbildung 2 der [URL = "% http://algos.inesc-id.pt/ 7Epff/newcms/publications/Daitx-SCS08.pdf"] Dieses Papier [/URL] codiert

 

[barry]

Welche Art von Fehler bekommen Sie? Denn kein Verlust an Präzision, wenn Sie 10-Bit-Eingangs-und 10-Bit-Koeffizienten haben, müssen Sie 20-Bit-Produkte. Dann, wenn Sie diese vier Produkte zusammenfassen, müssen Sie zusätzlich 2 Bits für das Ergebnis. Wenn Sie nur eine 10-Bit-Ausgang, dann müssen Sie einige Runden durchzuführen.