Differentielle Uebertragung mit einer Leitung

[Tobias Baumann]

Guten Abend,

ich sitze gerade vor einem Projekt bei dem ich eine differentielle
Datenuebertragung so umbauen moechte, dass ich nur eine Leitung
verwenden muss.

Etwas exakter geht es dabei um Gigabit Transceiver, welche ueber ein
differentielles Leitungspaar Daten mit 6 Gbps zwischen 2 FPGAs (Xilinx
Virtex 6) austauschen. Das ganze war bisher aehnlich einer HD-SDI (bzw.
3G-SDI) Schnittstelle aufgebaut und funktioniert mit den entsprechenden
Equalizer und Driver ICs hervorragend. Nun soll die Uebertragung von 3G
auf 6G erhoeht werden, was allerdings die Chips nicht mehr mitmachen.

Daher hatte ich gehofft, dass die entsprechenden Chips durch eine
direkte Verdrahtung irgendwie ersetzt werden koennen. Als Physiker mit
geringer Elektronikpraxis (schon garnicht im High-Speed Bereich) hab ich
leider nicht einmal einen Ansatzpunkt, wie ich das ganze aufbauen soll.
Bisher weiss ich nur, dass eine direkte Verdrahtung von TXP nach RXP und
offenen TXN und RXN nicht funktioniert, ebensowenig mit einer
Terminierung von TXN mit einem AC Cap und 50Ohm gegen GND.

Vielleicht hat jemand eine gute Idee, wie ich das testweise aufbauen
koennte.

Vielen Dank und beste Gruesse
Tobi

 

[Wolfgang Allinger]

On 08 Jan 14 at group /de/sci/electronics in article lak0uv$a77$1@dont-email.me
<ttobsen@hotmail.com> (Tobias Baumann) wrote:

Guten Abend,

ich sitze gerade vor einem Projekt bei dem ich eine differentielle
Datenuebertragung so umbauen moechte, dass ich nur eine Leitung
verwenden muss.

Regen -> Traufe?

Etwas exakter geht es dabei um Gigabit Transceiver, welche ueber ein
differentielles Leitungspaar Daten mit 6 Gbps zwischen 2 FPGAs (Xilinx
[...]
Daher hatte ich gehofft, dass die entsprechenden Chips durch eine
direkte Verdrahtung irgendwie ersetzt werden koennen. Als Physiker mit
geringer Elektronikpraxis (schon garnicht im High-Speed Bereich) hab
ich leider nicht einmal einen Ansatzpunkt, wie ich das ganze aufbauen
soll.

Aber Leitungstheorie bzw. Ausbreitung auf Leitungen solltest Du schon
verstehen/wissen.

Bisher weiss ich nur, dass eine direkte Verdrahtung von TXP nach
RXP und offenen TXN und RXN nicht funktioniert, ebensowenig mit einer
Terminierung von TXN mit einem AC Cap und 50Ohm gegen GND.

Du hast nicht kapiert, warum man Leitungstreiber und Abschlüsse braucht.
(Leitungsgeführte) Wellen haben halt gewisse physikalische Gesetze zu
beachten.

Vielleicht hat jemand eine gute Idee, wie ich das testweise aufbauen
koennte.

Dat geht nicht. Was glaubste wohl, was differentielle
Übertragungsverfahren für Vorteile haben? Meinst Du, die machen den
Zirkus mit Doppeladern, Treibern und Receivern nur aus Jux und Dollerei?

Ohne den Klimbores ist schon nach wenigen Zentimetern Ende im Gelände.



Saludos (an alle Vernünftigen, Rest sh. sig)
Wolfgang

--
Wolfgang Allinger, anerkannter Trollallergiker reply Adresse gesetzt!
Ich diskutiere zukünftig weniger mit Idioten, denn sie ziehen mich auf
ihr Niveau herunter und schlagen mich dort mit ihrer Erfahrung!
(lt. alter usenet Weisheit) iPod, iPhone, iPad, iTunes, iRak, iDiot

 

[Joerg]

Tobias Baumann wrote:

Guten Abend,

ich sitze gerade vor einem Projekt bei dem ich eine differentielle
Datenuebertragung so umbauen moechte, dass ich nur eine Leitung
verwenden muss.

Etwas exakter geht es dabei um Gigabit Transceiver, welche ueber ein
differentielles Leitungspaar Daten mit 6 Gbps zwischen 2 FPGAs (Xilinx
Virtex 6) austauschen. Das ganze war bisher aehnlich einer HD-SDI (bzw.
3G-SDI) Schnittstelle aufgebaut und funktioniert mit den entsprechenden
Equalizer und Driver ICs hervorragend. Nun soll die Uebertragung von 3G
auf 6G erhoeht werden, was allerdings die Chips nicht mehr mitmachen.

Da nimmt man andere:

http://www.micrel.com/_PDF/HBW/sy58016l.pdf

Die kosten allerdings heftig und sind nicht immer leicht zu bekommen.

Daher hatte ich gehofft, dass die entsprechenden Chips durch eine
direkte Verdrahtung irgendwie ersetzt werden koennen. Als Physiker mit
geringer Elektronikpraxis (schon garnicht im High-Speed Bereich) hab ich
leider nicht einmal einen Ansatzpunkt, wie ich das ganze aufbauen soll.
Bisher weiss ich nur, dass eine direkte Verdrahtung von TXP nach RXP und
offenen TXN und RXN nicht funktioniert, ebensowenig mit einer
Terminierung von TXN mit einem AC Cap und 50Ohm gegen GND.

Vielleicht hat jemand eine gute Idee, wie ich das testweise aufbauen
koennte.

Das haengt von sehr vielen Faktoren ab, der wichtigste waere die
zurueckzulegende Entfernung. Bei 6Gbit/sec braucht man schon sehr
HF-taugliches Kabel oder bei Leiterplattenuebertragung u.U. schon was
besseres, wie Rogers.

Die Leitung muss zumindest auf einer Seite stets sauberst mit dem
charakteristischen Wellenwiderstand abgeschlossen sein. Hier reicht bei
kurzen Leitungen AC-Terminierung.

Wenn es geht, wuerde ich das weiterhin differenziell machen. Was aber
nicht heisst, dass es nicht auch non-diff ginge, ist nur muehsamer.

--
Gruesse, Joerg

http://www.analogconsultants.com/

 

[Tobias Baumann]

Aber Leitungstheorie bzw. Ausbreitung auf Leitungen solltest Du schon
verstehen/wissen.

Mit den Grundlagen bin ich schon vertraut, jedoch hab ich irgendwie das
Gefuehl, dass man fuer eine 6GHz Leitung eine gewisse Erfahrung braucht.
Eigentlich ist es nichtmal mein Problem, ich bin nur verantwortlich fuer
den FPGA Code. Allerdings hatte ich gehofft, dass es eine einigermassen
brauchbare Loesung fuer Testzwecke gibt. Das Kabeldesign (am Ende soll
das ein ca. 5m langes Kabel werden, dass eben neben ein paar
Steuerleitungen auch eine Ader fuer die 6Gb/s Uebertragung hat) liegt in
voellig anderen Haenden. Leider ist es so, dass das Konzept keine
differentielle Uebertragung vorsieht, so wie es beispielsweise im
Broadcast Bereich bei der HD-SDI und 3G-SDI Uebertragung der Fall ist.

Bisher weiss ich nur, dass eine direkte Verdrahtung von TXP nach
RXP und offenen TXN und RXN nicht funktioniert, ebensowenig mit einer
Terminierung von TXN mit einem AC Cap und 50Ohm gegen GND.

Du hast nicht kapiert, warum man Leitungstreiber und Abschlüsse braucht.
(Leitungsgeführte) Wellen haben halt gewisse physikalische Gesetze zu
beachten.

Doch, das habe ich grundlegend schon verstanden. Der obige Ansatz ist
schliesslich nicht auf meinem Mist gewachsen, sondern wurde mir
empfohlen es so zu machen. Leider ist es fuer Testzwecke noch nicht gut
genug.

Dat geht nicht. Was glaubste wohl, was differentielle
Übertragungsverfahren für Vorteile haben? Meinst Du, die machen den
Zirkus mit Doppeladern, Treibern und Receivern nur aus Jux und Dollerei?

Ohne den Klimbores ist schon nach wenigen Zentimetern Ende im Gelände.

Naja, anscheinend geht dass auch ohne differentielle
Uebertragungsverfahren, siehe HD-SDI. Und das bei einer Kabellaenge von
100m und mehr. Im Prinzip geht es ja nur darum auf die Treiber und
Receiver verzichten zu koennen. Und wenn ich dann nur 5mm Kabel
verwenden kann ist mir das auch egal, hauptsache ich kann irgendwie
meine FPGA Logik testen.

Am liebsten wuerde ich gerne die Treiber und Receiver verwenden, geht in
diesem Fall aber nicht.

Viele Gruesse,
Tobias

 

[Tobias Baumann]

Da nimmt man andere:

http://www.micrel.com/_PDF/HBW/sy58016l.pdf

Die kosten allerdings heftig und sind nicht immer leicht zu bekommen.

Hatte getsern auch mal was von Semtech gefunden
(http://www.semtech.com/broadcast-video/equalizers/gs6042/), liegen
preislich im selben Rahmen. Mir persoenlich waere es auch am liebsten
solche Chips zu verwenden. Fuer den Testaufbau will man sich allerdings
nicht die Muehe machen, da es fuer kurze Strecken (maximal im
Zentimeterbereich) auch ohne chips gehen sollte.

Das haengt von sehr vielen Faktoren ab, der wichtigste waere die
zurueckzulegende Entfernung. Bei 6Gbit/sec braucht man schon sehr
HF-taugliches Kabel oder bei Leiterplattenuebertragung u.U. schon was
besseres, wie Rogers.

Zum testen geht es erstmal nur um wenige cm, prinzipiell reichen ein
paar mm. Spaeter wenn es Richtung Produktentwicklung geht sieht die
Sache wieder anderst aus, aber das ist dann nicht mehr meine Baustelle.

Die Leitung muss zumindest auf einer Seite stets sauberst mit dem
charakteristischen Wellenwiderstand abgeschlossen sein. Hier reicht bei
kurzen Leitungen AC-Terminierung.

Da liegt das Problem, ich bin mir nicht ganz sicher wie das am besten
auszusehen hat. Die MGTs der FPGAs haben intern auch noch jede Menge
Optionen (siehe
http://www.xilinx.com/support/documentation/user_guides/ug366.pdf Seite
184).

Wenn es geht, wuerde ich das weiterhin differenziell machen. Was aber
nicht heisst, dass es nicht auch non-diff ginge, ist nur muehsamer.

Leider darf ich das nicht. Hatte es mal testweise differentiell gemacht
und das hat bestens funktioniert, jetzt muss irgendwie eine Single Ended
Loesung her. Und dabei hab ich irgendwie den Verdacht, dass das bei den
Geschwindigkeiten eine Wissenschaft fuer sich ist und eine gewisse
Erfahrung braucht.

Vielen Dank und Gruesse,
Tobi

 

[Joerg]

Tobias Baumann wrote:

Da nimmt man andere:

http://www.micrel.com/_PDF/HBW/sy58016l.pdf

Die kosten allerdings heftig und sind nicht immer leicht zu bekommen.

Hatte getsern auch mal was von Semtech gefunden
(http://www.semtech.com/broadcast-video/equalizers/gs6042/), liegen
preislich im selben Rahmen. Mir persoenlich waere es auch am liebsten
solche Chips zu verwenden. Fuer den Testaufbau will man sich allerdings
nicht die Muehe machen, da es fuer kurze Strecken (maximal im
Zentimeterbereich) auch ohne chips gehen sollte.

"Contact your local Sales Representative for full product
specifications" ... aehm, wuerde ich vermeiden.

Das haengt von sehr vielen Faktoren ab, der wichtigste waere die
zurueckzulegende Entfernung. Bei 6Gbit/sec braucht man schon sehr
HF-taugliches Kabel oder bei Leiterplattenuebertragung u.U. schon was
besseres, wie Rogers.

Zum testen geht es erstmal nur um wenige cm, prinzipiell reichen ein
paar mm. Spaeter wenn es Richtung Produktentwicklung geht sieht die
Sache wieder anderst aus, aber das ist dann nicht mehr meine Baustelle.

Ein paar cm sind ohne Treiber machbar, aber bei diesen Geschwindigkeiten
musst Du auf sauber ausgerechnete Wellenwiderstaende, wenig Stosstellen
und saubere Terminierung achten. Die Eingangskapazitaet des Empfaenger
muss natuerlich minimal sein, sonst geht eine eklige Kompensiererei los.

Die Leitung muss zumindest auf einer Seite stets sauberst mit dem
charakteristischen Wellenwiderstand abgeschlossen sein. Hier reicht bei
kurzen Leitungen AC-Terminierung.

Da liegt das Problem, ich bin mir nicht ganz sicher wie das am besten
auszusehen hat. Die MGTs der FPGAs haben intern auch noch jede Menge
Optionen (siehe
http://www.xilinx.com/support/documentation/user_guides/ug366.pdf Seite
184).

Oh, mit integrierten kalibrierten Abschlusswiderstaenden, Tassenhalter
und Sitzheizung. Man goennt sich ja sonst nichts

Muss man zwar nicht benutzen, aber wenn sie gut sind und es auf den
Stromverbrauch nicht ankommt, koennte man. Nachteil ist, dass Du bei
Ueberbrueckung der internen 7pF an den unbenutzten Eingang eine
Bias-Spannung anlegen muesstest und das dann staendig Milliwatts
abfackelt. Haengt vom Protokoll ab, NRZ und so. Ueber Hysterese habe ich
nichts im Datenblatt gesehen, bei FPGA sind Datenblaetter in solchen
Dingen notorisch unvollstaendig.

Wenn es geht, wuerde ich das weiterhin differenziell machen. Was aber
nicht heisst, dass es nicht auch non-diff ginge, ist nur muehsamer.

Leider darf ich das nicht. Hatte es mal testweise differentiell gemacht
und das hat bestens funktioniert, jetzt muss irgendwie eine Single Ended
Loesung her. Und dabei hab ich irgendwie den Verdacht, dass das bei den
Geschwindigkeiten eine Wissenschaft fuer sich ist und eine gewisse
Erfahrung braucht.

Noe, wird nur ein wenig ekliger, was Ein- und Abstrahlung angeht. Wenn
Du den Platz hast, packe die Leiterbahn in ein Sandwich, anstatt sie auf
einer Aussenlage laufen zu lassen. Aber selbst aussen geht sowas.

--
Gruesse, Joerg

http://www.analogconsultants.com/

 

[Ralph A. Schmid, dk5ras]

Tobias Baumann <ttobsen@hotmail.com> wrote:

Und dabei hab ich irgendwie den Verdacht, dass das bei den
Geschwindigkeiten eine Wissenschaft fuer sich ist und eine gewisse
Erfahrung braucht.

Das ist halt einfach eine HF-Anwendung. Sprich, ohne Impedanzsprünge
sauber angepaßt von chip zu chip... sitzen die ICs auf einer Platine,
dann sollte das als Streifenleitung berechnet schon machbar sein.


-ras

--

Ralph A. Schmid

http://www.schmid.xxx/ http://www.db0fue.de/
http://www.bclog.de/ http://www.kabuliyan.de/

 

[Martin Laabs]

Hallo,

Joerg <invalid@invalid.invalid> wrote:

Tobias Baumann wrote:

Hatte getsern auch mal was von Semtech gefunden
(http://www.semtech.com/broadcast-video/equalizers/gs6042/), liegen
preislich im selben Rahmen. Mir persoenlich waere es auch am liebsten
solche Chips zu verwenden. Fuer den Testaufbau will man sich allerdings

"Contact your local Sales Representative for full product
specifications" ... aehm, wuerde ich vermeiden.

Ja. Ich hatte da tatsaechlich mal angerufen. War niemand da der
mir helfen konnte und man hatte mir versprochen mich zurueckzu-
rufen. Also das ist jetzt so 5 Monate her.

Ich hatte dann nochmal eine E-Mail geschrieben - auf Antwort warte
ich immer noch. Fuer mich ist die Sache gestorben ...

Viele Gruesse,
Martin

 

[Martin Laabs]

Hallo,

Tobias Baumann <ttobsen@hotmail.com> wrote:

[...]

Daher hatte ich gehofft, dass die entsprechenden Chips durch eine
direkte Verdrahtung irgendwie ersetzt werden koennen. Als Physiker mit
geringer Elektronikpraxis (schon garnicht im High-Speed Bereich) hab ich
leider nicht einmal einen Ansatzpunkt, wie ich das ganze aufbauen soll.
Bisher weiss ich nur, dass eine direkte Verdrahtung von TXP nach RXP und
offenen TXN und RXN nicht funktioniert, ebensowenig mit einer
Terminierung von TXN mit einem AC Cap und 50Ohm gegen GND.

Also ich habe das schon mehrfach gemacht - auch bei 6.25Gbit und z.T.
auch bei 10Gbit.
Wichtig ist, dass der DC-Pegel passt - sonst reicht der diff. Pegel
nicht aus um den Eingang entsprechend auszusteuern. Wenn TX-DC-Pegel
und RX-DC-Pegel nicht uebereinstimmen sollte man ein DC-Block einfuegen.
Die unbenutzen Eingaenge muss man aus eben diesem Grund mit DC-Block
und 50Ohm abschliessen. Sowohl beim Sender als auch beim Empfaenger.
Alle Messgeraete o.ae. brauchen entsprechen ein DC-Block.
Aber das ist alles ein Spiel mit dem Feuer weil es keine wirklich
Zuverlaessige Variante ist.
Die "richtige" Loesung waere ein passender Balun um aus dem diff.
Signal ein single-endet Signal zu machen. Auch hier wieder auf
den DC-Pegel achten - insbesondere weil man bei diesen Frequenzen
keinen klassischen Balun mit Mittelanzapfung wird verwenden sondern
einene Balun mit Serienwicklungen (Transmission-Line).
Die Kondensatoren sollten auch gut Dimensioniert sein. Bei 8B10B Kodier-
rung kann man relativ kleine Kondensatoren verwenden weil der nieder-
frequente Teil im Spektrum nicht da/vernachlaessigbar ist.
Wenn das nicht geht dann gibt es sehr schoene (teure) breitbandige
Kondensatoren.
Wenn die Leitung doch laenger geworden ist oder der Balun nicht so
Arbeitet wie man sich das Vorstellt kann man am Empfaenger mit einem
Limiting-Amplifier noch eine Menge herausholen und den Pegel wieder
aufhuebschen. Entsprechende Bausteine gibt es von Analog, TI und
Hittite und sicher noch anderen Herstellern.
Diese Limiting-Amplifier sind jedoch ohne Eingangssignal nicht sta-
biel und schwingen ggf. fleissig weswegen diese auch ein Signal-Detect
und meistens eine Mute-Funktion haben.

Viele Gruesse,
Martin Laabs

Vielen Dank und beste Gruesse
Tobi

 

[Andreas Meerbann]

Equalizer und Driver ICs hervorragend. Nun soll die Uebertragung von 3G
auf 6G erhoeht werden, was allerdings die Chips nicht mehr mitmachen.
Die einfachste Lösung wäre wohl die existierende Lösung aufzudoppeln und immer zwei bits gleichzeitig zu übertragen.

 

[Roland Ertelt]

Und so sprach Andreas Meerbann:

Equalizer und Driver ICs hervorragend. Nun soll die Uebertragung von 3G
auf 6G erhoeht werden, was allerdings die Chips nicht mehr mitmachen.
Die einfachste Lösung wäre wohl die existierende Lösung aufzudoppeln und immer zwei bits gleichzeitig zu übertragen.

Aber invertiert, wenn Sinn machen soll.

Roland

 

[Günther Dietrich]

Tobias Baumann <ttobsen@hotmail.com> wrote:

ich sitze gerade vor einem Projekt bei dem ich eine differentielle
Datenuebertragung so umbauen moechte, dass ich nur eine Leitung
verwenden muss.

Etwas exakter geht es dabei um Gigabit Transceiver, welche ueber ein
differentielles Leitungspaar Daten mit 6 Gbps zwischen 2 FPGAs (Xilinx
Virtex 6) austauschen. Das ganze war bisher aehnlich einer HD-SDI (bzw.
3G-SDI) Schnittstelle aufgebaut und funktioniert mit den entsprechenden
Equalizer und Driver ICs hervorragend. Nun soll die Uebertragung von 3G
auf 6G erhoeht werden, was allerdings die Chips nicht mehr mitmachen.

Daher hatte ich gehofft, dass die entsprechenden Chips durch eine
direkte Verdrahtung irgendwie ersetzt werden koennen. Als Physiker mit
geringer Elektronikpraxis (schon garnicht im High-Speed Bereich) hab ich
leider nicht einmal einen Ansatzpunkt, wie ich das ganze aufbauen soll.
Bisher weiss ich nur, dass eine direkte Verdrahtung von TXP nach RXP und
offenen TXN und RXN nicht funktioniert, ebensowenig mit einer
Terminierung von TXN mit einem AC Cap und 50Ohm gegen GND.

So weit ich es diesem Thread entnehmen konnte, geht es darum:

- Zwei FPGAs sollen miteinander kommunizieren
- Im fertigen System sind die beiden FPGAs mehrere Meter voneinander
entfernt
- Im fertigen System wird eine asymmetrische Leitung mit entsprechendem
dediziert aufgebautem Treiber/Empfänger verwendet
- Die Kommunikationsports an den FPGAs sind für symmetrische
Übertragung konfiguriert
- Im Testaufbau sind die FPGAs nur wenige Millimeter bis Zentimeter
voneinander entfernt

Die Treiber/Empfänger für hohe Datenraten, die ich bisher gesehen habe,
werden üblicherweise symmetrisch angesteuert, auch wenn die
Übertragungsleitung asymmetrisch ist.
Damit wäre es sinnvoll, die betreffenden Ports an den FPGAs symmetrisch
zu konfigurieren (was offenbar sowieso der Fall ist), damit sie direkt
symmetrisch mit Treiber/Empfänger verbunden werden können und im
fertigen System eine optimale Übertragung zwischen FPGA/Treiber bzw.
Empfänger/FPGA gewährleistet ist.

Für den Testaufbau können dann die beiden FPGAs ebenfalls direkt
symmetrisch miteinander verbunden werden, da die entsprechenden Ports ja
schon passend konfiguriert sind. Damit ist kein Gemurkse notwendig, um
zwei symmetrische Ports irgendwie auf single-ended umzuwürgen.


Selbst wenn Treiber/Empfänger verwendet werden, die asymmetrisch
angesteuert werden sollen, ist das für den Testaufbau irrelevant, wenn
die FPGA-Ports sowieso symmetrisch konfiguriert sind. Dann muss sich
derjenige, der die Hardware des fertigen Systems entwirft, Gedanken um
die Adaptierung machen. Im Testaufbau kann man die Ports trotzdem
symmetrisch verbinden, denn sie sind ja eh symmetrisch konfiguriert.



Grüße,

Günther

 

[wernertrp]

On Wednesday, January 8, 2014 6:13:02 PM UTC+1, Tobias Baumann wrote:

Guten Abend,



ich sitze gerade vor einem Projekt bei dem ich eine differentielle

Datenuebertragung so umbauen moechte, dass ich nur eine Leitung

verwenden muss.



Etwas exakter geht es dabei um Gigabit Transceiver, welche ueber ein

differentielles Leitungspaar Daten mit 6 Gbps zwischen 2 FPGAs (Xilinx

Virtex 6) austauschen. Das ganze war bisher aehnlich einer HD-SDI (bzw.

3G-SDI) Schnittstelle aufgebaut und funktioniert mit den entsprechenden

Equalizer und Driver ICs hervorragend. Nun soll die Uebertragung von 3G

auf 6G erhoeht werden, was allerdings die Chips nicht mehr mitmachen.



Daher hatte ich gehofft, dass die entsprechenden Chips durch eine

direkte Verdrahtung irgendwie ersetzt werden koennen. Als Physiker mit

geringer Elektronikpraxis (schon garnicht im High-Speed Bereich) hab ich

leider nicht einmal einen Ansatzpunkt, wie ich das ganze aufbauen soll.

Bisher weiss ich nur, dass eine direkte Verdrahtung von TXP nach RXP und

offenen TXN und RXN nicht funktioniert, ebensowenig mit einer

Terminierung von TXN mit einem AC Cap und 50Ohm gegen GND.



Vielleicht hat jemand eine gute Idee, wie ich das testweise aufbauen

koennte.



Vielen Dank und beste Gruesse

Tobi

Geht eigentlich eine eSata 6-Gigabit Verbindung noch bei 5 Meter Leitungslänge ?
Wenn ja, dieses abkupfern.

 

[wernertrp]

On Tuesday, January 14, 2014 10:46:25 AM UTC+1, wernertrp wrote:

On Wednesday, January 8, 2014 6:13:02 PM UTC+1, Tobias Baumann wrote:

Guten Abend,







ich sitze gerade vor einem Projekt bei dem ich eine differentielle



Datenuebertragung so umbauen moechte, dass ich nur eine Leitung



verwenden muss.







Etwas exakter geht es dabei um Gigabit Transceiver, welche ueber ein



differentielles Leitungspaar Daten mit 6 Gbps zwischen 2 FPGAs (Xilinx



Virtex 6) austauschen. Das ganze war bisher aehnlich einer HD-SDI (bzw.



3G-SDI) Schnittstelle aufgebaut und funktioniert mit den entsprechenden



Equalizer und Driver ICs hervorragend. Nun soll die Uebertragung von 3G



auf 6G erhoeht werden, was allerdings die Chips nicht mehr mitmachen.







Daher hatte ich gehofft, dass die entsprechenden Chips durch eine



direkte Verdrahtung irgendwie ersetzt werden koennen. Als Physiker mit



geringer Elektronikpraxis (schon garnicht im High-Speed Bereich) hab ich



leider nicht einmal einen Ansatzpunkt, wie ich das ganze aufbauen soll.



Bisher weiss ich nur, dass eine direkte Verdrahtung von TXP nach RXP und



offenen TXN und RXN nicht funktioniert, ebensowenig mit einer



Terminierung von TXN mit einem AC Cap und 50Ohm gegen GND.







Vielleicht hat jemand eine gute Idee, wie ich das testweise aufbauen



koennte.







Vielen Dank und beste Gruesse



Tobi









Geht eigentlich eine eSata 6-Gigabit Verbindung noch bei 5 Meter Leitungslänge ?

Wenn ja, dieses abkupfern.

Ist Milliardenfach erprobt.
Ich meine natürlich nicht diese 5 Meter sondern die 50cm.

 

[Wolfgang Allinger]

(wernertrp) wrote:

On Tuesday, January 14, 2014 10:46:25 AM UTC+1, wernertrp wrote:
On Wednesday, January 8, 2014 6:13:02 PM UTC+1, Tobias Baumann
wrote:

Guten Abend,







ich sitze gerade vor einem Projekt bei dem ich eine differentielle



Datenuebertragung so umbauen moechte, dass ich nur eine Leitung



verwenden muss.







Etwas exakter geht es dabei um Gigabit Transceiver, welche ueber
ein

Rest von dem elenden Tofu gekürzt.

Ist Milliardenfach erprobt.
Ich meine natürlich nicht diese 5 Meter sondern die 50cm.

Für diese mageren 2 Zeilen produzierst Du an die 200 Zeilen
Vollquottelei?

1. Learn to quote.
2. Lerne wie Du Deinem mailer das einstreuen überflüssiger Leerzeilen
vermiesen kannst.

Danke!


Saludos (an alle Vernünftigen, Rest sh. sig)
Wolfgang

--
Wolfgang Allinger, anerkannter Trollallergiker reply Adresse gesetzt!
Ich diskutiere zukünftig weniger mit Idioten, denn sie ziehen mich auf
ihr Niveau herunter und schlagen mich dort mit ihrer Erfahrung!
(lt. alter usenet Weisheit) iPod, iPhone, iPad, iTunes, iRak, iDiot

 

[Eric Brücklmeier]

Am 14.01.2014 12:10, schrieb Wolfgang Allinger:

Rest von dem elenden Tofu gekürzt.

Das war ja nun gerade kein Tofu, wenn dann eher Tufo... ;-)

 

[Wolfgang Allinger]

On 14 Jan 14 at group /de/sci/electronics in article bjkkelFild8U1@mid.individual.net
<usenet@nerdcraft.de> (Eric Brücklmeier) wrote:

Am 14.01.2014 12:10, schrieb Wolfgang Allinger:


Rest von dem elenden Tofu gekürzt.

Das war ja nun gerade kein Tofu, wenn dann eher Tufo... ;-)

Ist mir auch aufgefallen, aber der Finger war schneller auf senden als
auf stop.

Und auch noch ne Ingrid zu dem Thema, war mir der Vollquottel nicht
wirklich wert

BTW wie nennt man eigentlich die, die alles noch mit zusätzlichen
Leerzeilen pro Zeile quoten? Vollleere Vollquottel VLVQ?



Saludos (an alle Vernünftigen, Rest sh. sig)
Wolfgang

--
Wolfgang Allinger, anerkannter Trollallergiker reply Adresse gesetzt!
Ich diskutiere zukünftig weniger mit Idioten, denn sie ziehen mich auf
ihr Niveau herunter und schlagen mich dort mit ihrer Erfahrung!
(lt. alter usenet Weisheit) iPod, iPhone, iPad, iTunes, iRak, iDiot

 

[Christian Müller]

Wolfgang Allinger wrote:

Rest von dem elenden Tofu gekürzt.

Das war ja nun gerade kein Tofu, wenn dann eher Tufo... ;-)

Ist mir auch aufgefallen, aber der Finger war schneller auf senden als
auf stop.

Wie war das doch gleich mit "Learn to Quote"? Da ist doch auch dabei, den
Text am Schluss noch einmal durchzulesen...? )

Gruss Chregu

 

[Wolfgang Allinger]

On 14 Jan 14 at group /de/sci/electronics in article lb3hg3$fb2$1@news.albasani.net
<chregu@vtxmail.ch> (Christian Müller) wrote:

Wolfgang Allinger wrote:

Rest von dem elenden Tofu gekürzt.

Das war ja nun gerade kein Tofu, wenn dann eher Tufo... ;-)

Ist mir auch aufgefallen, aber der Finger war schneller auf senden
als auf stop.

Wie war das doch gleich mit "Learn to Quote"? Da ist doch auch dabei,
den Text am Schluss noch einmal durchzulesen...? )

Hab ihn ja durchgelesen, aber das mit dem Tofu erleuchtete mich erst als
der geistige Befehl absenden schon unterwegs war. Alte Säcke sind was
langsamer


Saludos (an alle Vernünftigen, Rest sh. sig)
Wolfgang

--
Wolfgang Allinger, anerkannter Trollallergiker reply Adresse gesetzt!
Ich diskutiere zukünftig weniger mit Idioten, denn sie ziehen mich auf
ihr Niveau herunter und schlagen mich dort mit ihrer Erfahrung!
(lt. alter usenet Weisheit) iPod, iPhone, iPad, iTunes, iRak, iDiot

 

[Tobias Baumann]

Ein paar cm sind ohne Treiber machbar, aber bei diesen Geschwindigkeiten
musst Du auf sauber ausgerechnete Wellenwiderstaende, wenig Stosstellen
und saubere Terminierung achten. Die Eingangskapazitaet des Empfaenger
muss natuerlich minimal sein, sonst geht eine eklige Kompensiererei los.

Das bemerke ich gerade auch. Im Moment schaffe ich es eine erfolgreiche
Verbindung aufzubauen, wenn die Drahtlaenge ca. 10 mm ist. Bei 100 mm
bricht alles zusammen. Dazu kommen noch die Leiterbahnlaengen auf der
Platine.

Um den Aufbau etwas zu spezifizieren:

MGT P Ausgang -> ca. 5 cm Leiterbahn -> FMC Buchse -> FMC Stecker ->
Draht und Terminierungen -> FMC Stecker -> FMC Buchse -> ca. 5 cm
Leiterbahn -> 100 nF -> MGT P Eingang

Selbiges fuer den N Kanal. Ein und Ausgang gehoeren zum gleichen FPGA.
Draht und R/C fuer die Terminierungen sind frei verloetet (sehr wilder
aufbau, hab leider keine Digicam zur Hand, sonst wuerde ich ein Bild
mitliefern). Meiner Meinung nach sieht das alles zu wild und undefiniert
aus, dass das irgendwie klappen koennte, aber da bin ich leider exklusiv
mit meiner Meinung.

Bei dem Aufbau seh ich z.B. enorme Unterschiede ob ich am Draht Anfang
oder Ende Messe. Am Anfang sieht mein Signal noch ganz ordentlich aus,
am Ende habe ich allerdings eine ziemlich Hochfrequente Schwingung mit
drin. Ausserdem bricht die Spannung am Ende auf fast die Haelfte ein. Es
scheint als wuerde der Draht als Spule funktionieren die etwas
hochfrequentes einfaengt.

Oh, mit integrierten kalibrierten Abschlusswiderstaenden, Tassenhalter
und Sitzheizung. Man goennt sich ja sonst nichts

So kann mans auch Ausdruecken

Muss man zwar nicht benutzen, aber wenn sie gut sind und es auf den
Stromverbrauch nicht ankommt, koennte man. Nachteil ist, dass Du bei
Ueberbrueckung der internen 7pF an den unbenutzten Eingang eine
Bias-Spannung anlegen muesstest und das dann staendig Milliwatts
abfackelt. Haengt vom Protokoll ab, NRZ und so. Ueber Hysterese habe ich
nichts im Datenblatt gesehen, bei FPGA sind Datenblaetter in solchen
Dingen notorisch unvollstaendig.

Prinzipiell sind die Abschlusswiderstaende kalibrierbar, im Userguide
wird allerdings davon abgeraten und dementsprechend nicht wirklich
erklaert wie dies funktionieren soll.

Noe, wird nur ein wenig ekliger, was Ein- und Abstrahlung angeht. Wenn
Du den Platz hast, packe die Leiterbahn in ein Sandwich, anstatt sie auf
einer Aussenlage laufen zu lassen. Aber selbst aussen geht sowas.

Es gibt leider ekine Leiterbahnen nur ein kleines Stueck Draht mit
gruener Isolierung.

Vielen Dank fuer deine Hilfe,
Tobias