DDR2-Interface FPGA Vergleich?

[kormesii]

Was ist max Datenbytes, die ausgetauscht s / w & FPGA-DDR2-Speicher für Spartan3 Gerät kann? Ie max DATA-Durchsatz Bytes / s, dass CNA in DDR2-Speicher gespeichert werden? Hat jemand kennt Rechner Werkzeug für DDR2-Speicher, dh clk vs Datendurchsatz? Tnx!

 

[echo47]

Ich bin nicht sicher, wie schnell ein Spartan-3 kann es tun, aber das Xilinx Application Note kann Ihnen helfen: "DDR2-SDRAM-Speicher-Interface für Spartan-3 FPGAs" http://www.xilinx.com/support/ documentation/application_notes/xapp454.pdf Das App zur Kenntnis zu XAPP768c (zB HDL-Code), die Sie wahrscheinlich über eine Registrierung / Login mit Xilinx kann man sich bezieht. Oder vielleicht können Sie es mit einer Google-Suche zu finden. http://www.xilinx.com/products/design_resources/mem_corner/resource/xaw_dram_ddr.htm Maximale DDR2 Datendurchsatz ist einfach zu einfach durch Multiplikation des Datenbusbreite von zwei mal die Taktfrequenz zu berechnen. Zum Beispiel, wenn Ihr DDR2 ist 4 Byte breit und Ihre Uhr ist 200 MHz, dann wird Ihre maximale Übertragungsrate beträgt 1600 Megabyte pro Sekunde. Natürlich können Sie verlieren etwas Geschwindigkeit, wenn Sie tun zusätzlichen Refresh-Zyklen oder nicht optimale Timing-Zyklen. Eine clevere Steuerung können verschiedene Techniken, um DDR2 Timing Overhead-Zyklen zu verstecken.