Common Source Einstufige Verstärker mit PMOS-Diode Load verbunden

[20tech11]

Hallo alle, Kann jemand mir sagen, wie die DC-Reaktion des PMOS-Diode Belastung von NMOS-Treiber verbunden ist, gibt VDD-VTH, wenn wir vernachlässigen die Subthreshold Stromrückleiter und mehr als VDD-VTH wenn wir die unterschwellige Strom? Meine Zweifel ist wie, wenn die Eingangsspannung 0 ist, wird der NMOS OFF, sondern eine Ausgangsspannung ist VDD-VTH! Wie soll es sein? Da es kein Strom fließt, wie die vout kann VDD-VTH werden? Bitte sagen Sie mir die Wirkung von unterschwelligen Strom zu! Dank Vineeth

 

[erikl]

Mein Zweifel ist wie, wenn die Eingangsspannung 0 ist, wird der NMOS OFF, sondern eine Ausgangsspannung ist VDD-VTH! Wie soll es sein? Da es kein Strom fließt, wie die vout kann VDD-VTH werden?

"(absolut) kein Strom" in Wirklichkeit nicht existieren. Die Spannung an den Verbindungsknoten noch VDD-VTH, auch wenn der Strom in den fA-Bereich (1e-15 A ≈ 6000 Elektronen / s) ist, weil die PMOS-Diode die Impedanz «Impedanz des ausgeschalteten NMOS.

Bitte sagen Sie mir die Wirkung von unterschwelligen Strom zu!

Lesen Sie die Bücher auf Analog-Design , zB [color = "blue"] [Allen / Holberg] [/color] "CMOS Analog Circuit Design" David M. [color = "blue"] [Binkley] [/color] "Kompromisse und Optimierung in Analog-CMOS-Design" Behad [color = "blue"] [Razavi] [/color] "Design of Analog CMOS Integrated Circuits"

 

[20tech11]

Hallo Erikl, Vielen Dank .. 1. Aber ich kann nicht verstehen, wie es VDD-VTH werden. Wenn es VDD-VTH, th PMOS ist ON und die volle Inversionsschicht sollte gebildet haben. In Diode angeschlossenen Verstärkers, wie die GATE (Drain-Spannung der beiden NMOS und PMOS) Spannung des PMOS erreicht mit 0 Eingangsspannung VTH? Ich bin wirklich verwirrt, um das Funktionieren der Schaltung erklären, wenn 0

 

[erikl]

1. Aber ich kann nicht verstehen, wie es VDD-VTH werden. Wenn es VDD-VTH, th PMOS ist ON und die volle Inversionsschicht sollte gebildet haben. In Diode angeschlossenen Verstärkers, wie die GATE (Drain-Spannung der beiden NMOS und PMOS) Spannung des PMOS erreicht mit 0 Eingangsspannung VTH? Ich bin wirklich verwirrt, um das Funktionieren der Schaltung erklären, wenn 0

 

[20tech11]

Hallo, 2. Aber ich bin verwirrt, wie die Ausgangsknotenspannung generiert, wenn Vin = 0 .. es ist wegen der unterschwelligen Spannung ist? Vineeth.

Wenn ich Sie richtig verstehe, wollen Sie die Situation für Vin = 0 (VGS (NMOS) = 0) zu studieren. In diesem Fall gibt es nur Leckstrom durch beide FETs. Die Diode geschalteten PMOS wird jedoch nicht (VGS (PMOS) = 0), weil dessen Gate mit seiner Drain verbunden ist, also 0 ≤ Vgs (PMOs) ≤ VTH (PMOs). VDD-VTH ist nicht die Spannungsabfall über PMOS , aber die Spannung am gemeinsamen Knoten mit GND bezeichnet. Der Grund ist: | Vgs (PMOs) |> VGS (NMOS) = 0

 

[erikl]

ich verwirrt wie die Ausgangsknotenspannung hat am generiert, wenn Vin = 0 .. es ist wegen der unterschwelligen Strom?

Ja. Gewöhnlich genannt Leckstrom für VGS = 0, und [ich] unterschwelligen Strom [/I] für 0 ≤ ≤ Vgs VTH.

 

[talon]

Also ich habe eine Frage zu diesem Topologie. In Razavi Text Entwurf analoger CMOS-ICs er beweist, dass Gewinn ist proportional zum Verhältnis der Overdrive-Spannung des PMOS der NMOS. Av = | Vgs2 - Vth2 | / | Vgs1 - Vth1 | Aber dann sagt er zu gewinnen ist ~ gm1/gm2 die Verstärkung ist umgekehrt proportional zu den oben bedeutet. Er erkennt das Paradoxon, aber ich weiß nicht, warum dieses oder tritt, was es bedeutet? Irgendwelche Gedanken?

 

[erikl]

Av = | Vgs2 - Vth2 | / | Vgs1 - Vth1 |

obigen Gleichung ( Razavi 's (3,35) in meiner Ausgabe) impliziert korrekt angepasst W / L Verhältnisse der beiden Transistoren und deren &mgr; n / uP-Verhältnis als auch, während Av = gm1/gm2 (3,36) bzw. (3.37) enthält noch diese Verhältnisse. Ich denke, Razavi 's Beispiel 3.3 und seine Lösung (auf der gleichen Seite, unten) erklärt dies ziemlich gut. Und hier kommt die Mathematik: [url = http://images.elektroda.net/62_1302374506.png]

[/url]

 

[talon]

Ich verstehe Ihre Mathe aber kannst du erklären, warum (3,35) Av = zeigt | Vgs2 - Vth2 | / | Vgs1 - Vth1 | während Av ~ | Vgs1 - Vth1 | / | Vgs2 - Vth2 | von (3,36) und (3.37). Das ist wie wenn man sagt A = 1 / A.

 

[erikl]

Wenn Sie meine Mathe nachvollziehen gründlich sollten Sie verstehen, dass die beiden Gleichungen konsistent sind: Zeichnen die Wurzel in der letzten Gleichung oben gezeigt und sich Razavi-Gleichung (3,33): [TEX] A_v ~ = ~ - \\ sqrt {{{\\ mu_n C_ { ox}} \\ over {\\ mu_p C_ {ox}}} ~ \\ cdot {~ (W / L) _1 \\ over (W / L) _2}} [/tex]