Clamping-Dioden bie Xilinx-FPGA's

[Erik Spaenig]

Hallo,

ich hoffe ich bin hir nicht zu sehr OT aber mein englisch reicht leider nicht
für die richtigen FPGA-Fohren.

ich hab in der Xapp096 folgendes gefunden :

Maximum DC overshoot or undershoot above Vcc or below GND must be limited to

either 0.5 V or 10 mA, which-ever is easier to achieve. During transitions, the
device pins may undershoot to -2.0 V or overshoot to Vcc + 2.0 V, pro-vided this
over- or undershoot lasts less than 20 ns.
<<<<<<<<<<<

heist das das wenn ich einen Widerstand vor den Eingang schalte das man dann
problemlos mit +/-15V draufgehen (auf das andere Ende von Widerstand) kann ??

Kann man mir das bitte mal jemand etwas näher Erklären.
Für die +/-15V müssten doch 1k5 reichen, oder ?

Danke für alle guten Hinweise!
Erik Spänig

 

[Georg Acher]

In article <bm4jfm$d3d$07$1@news.t-online.com>,
Erik Spaenig <erik.spaenigREMOVE@seitzinger-popp.de> writes:
<...>
|> heist das das wenn ich einen Widerstand vor den Eingang schalte das man dann
|> problemlos mit +/-15V draufgehen (auf das andere Ende von Widerstand) kann ??

Ja.

|> Kann man mir das bitte mal jemand etwas näher Erklären.

Was davon, R=U/I?

|> Für die +/-15V müssten doch 1k5 reichen, oder ?

Ja, wenigstens solange du die max. +-15V garantieren kannst. Da man nie
die max. Werte erreichen sollte, wäre ein etwas höherer Wert (so 2k2-2k7)
besser. Erwarte aber nicht, dass du dann mehrere MHz sauber drüber bekommst.
Zusammen mit der Pin-Kapazität gibt das einen netten Tiefpass.

--
Georg Acher, acher@in.tum.de
http://wwwbode.in.tum.de/~acher
"Oh no, not again !" The bowl of petunias