CIC-Filter für Sigma-Delta-Wandler

[ultralowpower]

Hallo, ich habe eine Frage über die Implementierung eines CIC Dezimationsfilter. Wie kann ich treffe meine especifications einer Leistungsbereich von 16 Bit in der CIC-Filter-Ausgang? Ich habe eine 2. Ordnung Sigma-Delta-Modulator, der ein wenig Strom (1-Bit-Ausgabe) hat. Kann jemand mir einige Informationen über das? Die beste Information ist ein CIC-Filter RTL (oder Code) mit expliziten ein Bit Eingang und explizite 16-Bit-Ausgang. Tut mir leid, mein Englisch ist nicht meine primäre Sprache und vielen Dank für Hilfe. Brito. PS: (R = 256)

 

[cafukarfoo]

Das Konzept ist: 1. Ausgabe 1 / (2 hoch 15), wenn das 1-Bit-Eingang ist 1'b1 2. Ausgang ist -1 / (2 hoch 15), wenn das 1-Bit-Eingang ist 1'b0 Beispiel für den Code: Modultest (filter_in, filter_out); Eingang filter_in; Ausgang [15:0] filter_out; zuweisen filter_out = (filter_in = = 1'b0)? 16'hffff: 16'h0001; endmodule Bitte "geholfen" klicken, wenn ich Hilfe habe. Dank.

 

[jahmad]

Die Anzahl der ausgegebenen Bits in Sigma-Delta-Wandler, hängt von der Bandbreite und die Sampling-Rate, je höher die Überabtastverhältnis (Abtastrate / Bandbreite), desto mehr Bits (Wortlänge) Sie erreichen können.