Betriebsfrequenz eines nicht rf pdk

E

emmagood

Guest
Hallo, ich habe eine nicht rf PDK. Weiß jemand, wie man die max finden. Betriebsfrequenz des pdk dh. bis zu welcher Frequenz wird das Layout der Arbeit. Danke, Emma Gute.
 
Hallo Emma, ​​B. Good! Wie wir alle nicht wissen, welche PDK Sie haben - noch für den Prozess Größe - hier nur einige allgemeine Tipps: Simulieren Sie einen FF - ändern Sie die Taktfrequenz, bis die Ausgänge nicht wie ihre (changing!) Eingabedaten nicht mehr. So bekommen Sie ein Gefühl für die höchstmögliche Frequenz eines einzelnen FF. Dann vergessen Sie nicht Ihre WC PVT-Bedingungen, und die parasitäre Wirkung. Für eine vollständige Schaltung - je nach Komplexität - Sie können schätzen 20 .. 50% Ihrer einzigen FF max. WC-Frequenz. Eine sehr grobe Schätzung, aber ...
 
Hallo Erikl, Vielen Dank fr die Antwort. Ich bin mit TSMC 35-Prozess arbeiten. Irgendwelche Ideen, bezogen auf den Prozess. Auch brauche ich, um einen Flip-Flop nur machen oder kann ich das tun mit einem Wechselrichter auch. Danke, Emma Gute.
 
Ich bin mit TSMC 35-Prozess arbeiten. Irgendwelche Ideen, bezogen auf den Prozess.
noch nie einen TSMC 35 Verfahren verwendet werden, sondern auch aus anderen Gießereien 0.35μm Prozesse Ich erinnere mich an (Einzel-) FF Frequenzen von 150 .. 300 MHz, und wir erkannten, WC-System Frequenzen zwischen 30 .. 60 MHz (mittlere Komplexität).
Auch brauche ich, um einen Flip-Flop nur machen oder kann ich das tun mit einem Wechselrichter auch.
Ein FF ist viel besser für diesen Zweck, denn man muss min respektieren müssen. Setup & Hold-Zeiten zwischen Clock & Data. Wie auch immer: (fast) jeder Schaltung verwendet einen getakteten System mit FFS.
 
Hallo Erikl, Nur noch eine Sache .... sollte ich für das Layout des Flip-Flops oder schematische Schätzung tun wird gehen. (Obwohl meine Vermutung ist, da es eine Schätzung ist, kann schematisch in Ordnung sein wird aber gerne Ihre Anmerkungen haben) Danke, Emma Gute.
 
... sollte ich für das Layout des Flip-Flops oder schematische Schätzung tun wird gehen.
Hallo Emma, ​​je nach (Ihr?) Layout Fähigkeiten, konnte Layout parasitären fallen die schematische erreicht fmax von 20 .. 50%, also aus einem Layout-Analyse extrahiert würden Sie bekommen eine vertrauenswürdig Wert. Allerdings wird eine erste Evaluation durch eine Simulation auf schematische laufen Ihnen einen ungefähren Anhaltspunkt. erikl
 

Welcome to EDABoard.com

Sponsor

Back
Top