Berechnung des Sigma-Delta-Fractional-N PLL

[niklas.zhu]

davon ausgehen, Fractional-N PLL mit Sigma-Delta-Architektur des MASH 1-1-1 und es ist für GSM-Anwendung (Kanalbandbreite 200 kHz), da MASH 1-1-1 Ausgabe von -4 bis 3 ist die Zahl geteilt Zahl C, und die Ausgangsfrequenz des VCO ist Fout (unter der Annahme Fout ist 960MHz) Is (Fout / (C-4) - Fout / (C +3)) / C die VCO-Ausgangsfrequenz zu verlagern? da die Frequenzverschiebung sollte weniger als 200 kHz * x (x

 

[niklas.zhu]

niemand weiß?

 

[niklas.zhu]

jemand weiß?

 

[rfsystem]

Bitte verwenden Sie ein wenig Math Notation: Wenn das Mash erzeugen die Zahl Intervall {-4 ... 3} (3bit unterzeichnet) und der Teiler ist mit dem Ausgang moduliert {C-4 ... C +3} die Ausgangsfrequenz ist FOUT = FREF * {C-4 ... C +3} = {FREF * (C-4) ... FREF * (C +3)} Die advanatge ist, dass die insgesamt 8 Zahlen könnte eine Gauß-Verteilung Ansatz . So Sporen war sehr gering.