A
AdvaRes
Guest
Hallo zusammen, entwarf ich DLL mit dem Cadence Virtuoso Werkzeug der Simulation mit ELDO war ausgezeichnet. Gibt es eine Möglichkeit, dass die DLL wäre nicht functionnal nachdem ich das Layout bei der Durchführung der post-Layout-Simulation? Das Layout wird getan mit einem Standard-Zell-lib der Basiskomponente wie Transistor-Widerstände werden ... In der Tat, ich bin affraid die ganze Arbeit noch einmal wiederholen, wenn die Antwort ja ist? Vielen Dank im Voraus für Ihre Antworten.