Beitrag Layout-Simulation

A

AdvaRes

Guest
Hallo zusammen, entwarf ich DLL mit dem Cadence Virtuoso Werkzeug der Simulation mit ELDO war ausgezeichnet. Gibt es eine Möglichkeit, dass die DLL wäre nicht functionnal nachdem ich das Layout bei der Durchführung der post-Layout-Simulation? Das Layout wird getan mit einem Standard-Zell-lib der Basiskomponente wie Transistor-Widerstände werden ... In der Tat, ich bin affraid die ganze Arbeit noch einmal wiederholen, wenn die Antwort ja ist? Vielen Dank im Voraus für Ihre Antworten.
 
Ja, es könnte passieren. Eigentlich Ihre Häufigkeit und PVT Leistung geändert werden kann. So ist es eine gute Idee, post-Layout mit parasitcs tun. Aber wenn man gute Ergebnisse in der Ecke Simulation hatte und wenn man anständige Layout zu tun, sollten Sie keine großen Probleme und werden wahrscheinlich sagen, dass es in Ordnung ist. Ich empfehle, die kritischen Teile wie VCO resimulate
 
[Quote = Teddy] Ja, es könnte passieren. Eigentlich Ihre Häufigkeit und PVT Leistung geändert werden kann. So ist es eine gute Idee, post-Layout mit parasitcs tun. Aber wenn man gute Ergebnisse in der Ecke Simulation hatte und wenn man anständige Layout zu tun, sollten Sie keine großen Probleme und werden wahrscheinlich sagen, dass es in Ordnung ist. Ich empfehle, die kritischen Teile wie VCO [/quote] resimulate Dank meinem Freund für Ihre Antwort. Könnten Sie bitte erklären, was meinst du mit und wie es zu tun ", um post-Layout mit parasitcs tun" bedeuten?
 
Pre-Layout-Simulationen hätte nicht den Widerstand und die Kapazität Komponenten zu berücksichtigen. Es hilft uns, um herauszufinden, ob Schaltung funktionell arbeitet. Nachdem Sie das Layout zu tun, erlaubt virtuose Sie ein RC-Extraktion, die den Widerstand und die Kapazität Werte, dh die parasitäre Werte enthält tun. Diese ermöglichen es Ihnen, herauszufinden, ob die Schaltung funktionieren würde, wenn Sie tatsächlich den Chip durchgeführt. Gibt es eine Chance die Schaltung nach Layout-Arbeiten gewohnt, läuft der DR Kongo und LVS?. Ja das ist möglich. Alle diese nur beweisen, dass die Schaltung war korrekt verlegt. Aber durch die Wirkung des Widerstandes und der Kapazitäten, gibt es eine Chance, dass einige Signale bekommen betroffen und damit die Schaltung nicht wie erwartet verhalten. -Aravind
 

Welcome to EDABoard.com

Sponsor

Back
Top