M
mhytr
Guest
Ich habe eine asynchrone ROM in einer meiner FPGA-Design ein paar monaten ago.But Ich fand, dass in den meisten Fällen synchron ROM verwendet wird, und ich versuche, meine desgin zu ASIC zu verwandeln. Wenn ich es ändern, um synchrone ROM, viel Beschnitt Zeitpläne geändert werden und das kostet viel Zeit. Muss ich sie auf den synchronen ROM ändern? Dank