Array als Eingang (Port) an Unternehmen

[woutput]

Hallo an alle, können Sie mir helfen, mein letztes Problem zu lösen, bitte? Ich möchte ein Array als Eingabe (Port) zu meiner Person haben. Ist das möglich? Wenn ja, wie? Jetzt habe ich so etwas wie:

 Bibliothek ieee; verwenden ieee.std_logic_1164.all, die Nutzung ieee.std_logic_unsigned.all, - zu verwenden "-" auf std_logic_vector Verwendung ieee.numeric_std.all; Einheit A_SPAC ist der Typ BOUNDARY_INFORMATION_TYPE ist array ( GRENZEN - 1 downto 0) von std_logic_vector (ADDR_SP_BITS + + NODE_ID_BITS QOS_BITS - 1 downto 0); Generika - A_SPAC (QOS_BITS: integer: = 2; NODE_ID_BITS: integer: = 2; ADDR_SP_BITS: integer: = 8; GRENZEN: integer: = 4;); Hafen - A_SPAC (BOUNDARY_INFORMATION: in BOUNDARY_INFORMATION_TYPE; - std_logic_vector (Grenzen - 1 downto 0) (ADDR_SP_BITS + + NODE_ID_BITS QOS_BITS - 1 downto 0);); Ende Entität A_SPAC;

Da würde ich wie so etwas

 Architektur SPAC_ARCH von A_SPAC tun beginnen BOUNDARY_INFORMATION (1) (2)

 

[FvM]

Der Typ-Definition kann in einem Paket erfolgen. Ich sehe nicht ein allgemeiner Weg zu parametrierbare Typparameter jedoch verwenden. Das Paket-Definition muss nicht unbedingt eine separate Datei, kann sie am Anfang der Entity-Definition aufgenommen werden, wie unten dargestellt.

 LIBRARY ieee; USE ieee.std_logic_1164.all, die Nutzung ieee.std_logic_arith.all; Paket DEFS konstant QOS_BITS: integer: = 2; CONSTANT NODE_ID_BITS: integer: = 2; CONSTANT ADDR_SP_BITS: integer: = 8; CONSTANT GRENZEN: integer: = 4; Typ BOUNDARY_INFORMATION_TYPE ist array (GRENZEN - 1 downto 0) von std_logic_vector (ADDR_SP_BITS + + NODE_ID_BITS QOS_BITS - 1 downto 0); Ende Paket DEFS; Bibliothek ieee; verwenden ieee.std_logic_1164.all, die Nutzung ieee.std_logic_unsigned.all ; - zu verwenden "-" auf std_logic_vector Verwendung ieee.numeric_std.all; BIBLIOTHEK arbeiten, die Nutzung work.defs.all; Einheit A_SPAC ist